HMC833 测试板总结

ReadMe：

---

限制PLL性能的主要特性有相位噪声、杂散频率和锁定时间。

1、相位噪声：相当于时域中的抖动，相位噪声是振荡器或PLL噪声在频域中的表现。它是PLL中各器件所贡献噪声的均方根和。基于电荷泵的PLL可以抑制环路滤波器带宽内的VCO噪声。在环路带宽之外，VCO噪声占主导地位。

2、杂散：杂散频率由电荷泵定期更新VCO调谐电压而引起，并以与载波相差PFD频率的偏移频率出现。在小数N分频PLL中，小数分频器操作也会引起杂散。

3、锁定时间：从一个频率变为另一个频率或响应瞬时偏移时，PLL的相位或频率返回锁定范围所需的时间。它以频率或相位建立性能来确定，其作为特性的重要程度视应用而定。

 

---

 

自我的心得体会：

        HMC833是带有小数N分频和PLL的综合VCO器件，输出频率可以实现25~6000M的任意频率输出。芯片的接口如下图所示，其SPI串行通信口可以实现50MHz的高速数据通信，同时SPI串行接口中的LD_SDO接口为复用引脚，可通过写寄存器0x0F来选用PLL锁定输出指示功能和SPI的SDO功能，因此更方便PCB布板和电路设计。

        芯片的额参考时钟XTAL可选择频率为10~200MHz的方波，幅度为0.6~2.5VPP、频率为25~200MHz的正弦波，功率为3~15dBm，有较宽的频率输入范围。VCO输出频率计算公式为F_vco=F_xtal/R*(N_int+N_frac),期中VCO的输出频率为1500~3000M。高频输出频率为F_out=F_vco/K, 式中K为VCO输出的分频系数，当倍频功能开启时K=0.5=1/2.

        软件设计时的寄存器操作：