FPGA简单的四位流水灯

FPGA实验之流水灯（Verilog）

本实验实现FPGA控制四位流水灯。第一个250ms第0位LED灯亮，第二个250ms第1位LED灯亮，第三个250ms第二位LED灯亮，第四个250ms第三个LED灯亮，总的1S循环一次。网上看到的计算LED限流电阻的工具，感觉挺好用，分享一波也便于以后自用http://www.21ic.com/calculator/LEDfaguang.htm（侵删）

（1）  建立Quartus工程

（2）  编写程序

module LED_light_water(input CLK,RST,output [3:0]LED); //50MHz

parameter T250MS=21'd1250000;// 改变定义的参数T250MS的大小，更改每位LED灯亮的时间

reg [3:0]led;

reg [31:0]C1;

always @(posedge CLK,negedge RST)

if(!RST)

    beginled[3:0]<=4'b1000; C1<=32'd0; end

else if(C1==T250MS)

           beginled<={led[0],led[3:1]}; C1<=32'd0; end

      else begin led<=led; C1<=C1+1'b1; end

as