嵌入式-RAM存储器

RAM存储器

原文：http://c.gongkong.com/PhoneVersion/PaperDetail?paperId=71590
原文：http://www.elecfans.com/bandaoti/cunchu/20171117581277.html

 RAM存储器一般分为以下几类，它们有传承关系，总体上来说都是速度越来越快

• SRAM
  • cache
    • L1
    • L2
    • L3
• DRAM
  • SDRAM
  • DDR SDRAM
  • DDR2 SDRAM
  • DDR3 SDRAM
  • DDR4 SDRAM

一、两个基础电路原型：SRAM和DRAM

1、SRAM

 静态随机存取存储器（Static Random Access Memory，SRAM）是随机存取存储器的一种。所谓的“静态”，是指这种存储器只要保持通电，里面储存的数据就可以保持。相对之下，动态随机存取存储器（DRAM）里面所储存的数据就需要周期性地刷新。然而，当电力供应停止时，SRAM储存的数据还是会消失（被称为易失性存储器），这与在断电后还能储存资料的ROM或闪存是不同的。

 SRAM中的每一bit储存在由4个场效应管（M1, M2, M3, M4）构成两个交叉耦合的反相器中。另外两个场效应管（M5, M6）是储存基本单元到用于读写的位线（Bit Line）的控制开关。

 一个SRAM基本单元有0 和 1两个电平稳定状态。SRAM基本单元由两个CMOS反相器组成。两个反相器的输入、输出交叉连接，即第一个反相器的输出连接第二个反相器的输入，第二个反相器的输出连接第一个反相器的输入。这就能实现两个反相器的输出状态的锁定、保存，即储存了1个位元的状态。

 除了6管的SRAM，其他SRAM还有8管、10管甚至每个位元使用更多的晶体管的实现。这可用于实现多端口（port）的读写访问，如显存或者寄存器堆的多口SRAM电路的实现。

 访问SRAM时，字线（Word Line,WL）加高电平，使得每个基本单元的两个控制开关用的晶体管M5与M6开通，把基本单元与位线（Bit Line,BL）连通。位线用于读取或写入基本单元的保存的状态。虽然不是必须两条取反的位线，但是这种取反的位线有助于改善噪声容限.

 与动态存储器（DRAM）相比，SRAM的带宽有很大改进—由于两条位线是反相，这种差分信号使得SRAM的抗噪声干扰能力很强。而DRAM的位线连接到存储电容，受困于电荷共享（charge sharing）使得其位线信号上下波动。另一项差别使得SRAM更快是其地址线各位元是同时工作选择出目标存储单元的字线，而DRAM往往为了降低成本，是先送出低半段的地址线的各比特，然后再送出高半段的地址线的各bit，这降低了DRAM封装的地址引脚的数量。有m条地址线与n条数据线的SRAM，其存储容量是2m个字（word），2m×nbit.每个字的长度至少是64bit。

通常SRAM有4种引脚：

• CE：片选信号，低电平有效。

• R/W：读写控制信号。

• ADDRESS：一组地址线。

• DATA：用于数据传输的一组双向信号线。

SRAM一般用于：

• 作为微控制器的RAM或者cache（32 Byte ~ 128 KByte）
• 作为x86等微处理器的缓存（如L1、L2、L3）
• 作为寄存器（参见寄存器堆）
• 用于FPGA与CPLD

SRAM总结

 SRAM是一种功能电路的基础原型，SRAM的主要应用是该基础上的cache（L1，L2，L3），DRAM主要的应用是在这个基础之上的SDRAM和DDR1、DDR2、DDR3、DDR4、DDR5系列产品。

2、DRAM

 动态随机存取存储器（Dynamic Random Access Memory，DRAM）是一种半导体存储器，主要的作用原理是利用电容内存储电荷的多寡来代表一个二进制比特（bit）是1还是0。由于在现实中晶体管会有漏电电流的现象，导致电容上所存储的电荷数量并不足以正确的判别资料，而导致资料毁损。因此对于DRAM来说，周期性地充电是一个不可避免的条件。由于这种需要定时刷新的特性，因此被称为“动态”存储器。相对来说，静态存储器（SRAM）只要存入资料后，纵使不刷新也不会丢失记忆。

 与SRAM相比，DRAM的优势在于结构简单——每一个比特的资料都只需一个电容跟一个晶体管来处理（1T/1C），相比之下在SRAM上一个比特通常需要六个晶体管。正因这缘故，DRAM拥有非常高的密度，单位体积的容量较高因此成本较低。但相反的，DRAM也有访问速度较慢，耗电量较大的缺点。

 与大部分的随机存取存储器（RAM）一样，由于存在DRAM中的资料会在电力切断以后很快消失，因此它属于一种易失性存储器（volatile memory）设备。

 DRAM通常以一个电容和一个晶体管为一个单元排成二维矩阵，上图所示是一个4×4的矩阵。

 基本的操作机制分为读(Read)和写(Write)，读的时候先让Bitline(BL)先充电到操作电压的一半，然后再把晶体管打开让BL和电容产生电荷共享的现象，若内部存储的值为1，则BL的电压会被电荷共享抬高到高于操作电压的一半，反之，若内部存储的值为0，则会把BL的电压拉低到低于操作电压的一半，得到了BL的电压后，在经过放大器来判别出内部的值为0和1。写的时候会把晶体管打开，若要写1时则把BL电压抬高到操作电压使电容上存储著操作电压，若要写0时则把BL降低到0伏特使电容内部没有电荷。

DRAM的接口比较复杂，通常有一下引脚：

• CE：片选信号，低电平有效。

• R/W：读写控制信号。

• RAS：行地址选通信号，通常接地址的高位部分。

• CAS：列地址选通信号，通常接地址的低位部分。

• ADDRESS：一组地址线。

• DATA：用于数据传输的一组双向信号线。

DRAM总结

 DRAM是一个电路原型，它的应用产品是基于该基础之上的SDRAM、DDR1、DDR2、DDR3、DDR4、DDR5等。

二、SDRAM

1、SDRAM

 SDRAM表示同步动态随机存取存储器(Synchronous Dynamic Random Access Memory)。是一种利用同步计时器对內存的输出入信号加以控制的动态随机存取內存（DRAM）。同步是指内存工作需要同步时钟，内部的命令发送与数据的传输都以它为基准;动态是指存储器阵列需要不断的刷新来保证数据不丢失。它通常只能工作在133MHz的主频。SDRAM亦可称为SDR SDRAM（Single Data Rate SDRAM），Single Data Rate为单倍数据传输率，SDR SDRAM的核心、I/O、等效频率皆相同，举例而言，PC133规格的内存，其核心、I/O、等效频率都是133MHz。而Single Data Rate意指SDR SDRAM在1个周期内只能读写1次，若需要同时写入与读取，必须等到先前的指令执行完毕，才能接着存取。

2、DDR SDRAM

 DDR SDRAM表示双倍速率同步动态随机存取存储器(Double Data Rate Synchronous Dynamic Random Access Memory)，也称DDR。DDR SDRAM是基于SDRAM技术的，SDRAM在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输;而DDR内存则是一个时钟周期内传输两次次数据，它能够在时钟的上升期和下降期各传输一次数据。在133MHz的主频下，DDR内存带宽可以达到133×64b/8×2=2.1GB/s。举例而言，此时DDR内存的传输速率约为266～400 MT/s不等，像是DDR 266、DDR 400都是这个时期的产品。

3、DDR2 SDRAM

 DDR2 SDRAM（Double Data Rate Two SDRAM）：为双信道两次同步动态随机存取内存。DDR2内存Prefetch又再度提升至4 bit（DDR的两倍），DDR2的I/O频率是DDR的2倍，也就是266、333、400MHz。举例：核心频率同样有133～200MHz的颗粒，I/O频率提升的影响下，此时的DDR2传输速率约为533～800 MT/s不等，也就是常见的DDR2 533、DDR2 800等内存规格。

4、DDR3 SDRAM

 DDR3 SDRAM（Double Data Rate Three SDRAM）：为双信道三次同步动态随机存取内存。DDR3内存Prefetch提升至8 bit，即每次会存取8 bits为一组的数据。DDR3传输速率介于 800～1600 MT/s之间。此外，DDR3 的规格要求将电压控制在1.5V，较DDR2的1.8V更为省电。DDR3也新增ASR（Automatic Self-Refresh）、SRT（Self-Refresh Temperature）等两种功能，让内存在休眠时也能够随着温度变化去控制对内存颗粒的充电频率，以确保系统数据的完整性。

5、DDR4 SDRAM

 DDR4 SDRAM（Double Data Rate Fourth SDRAM）：DDR4提供比DDR3/ DDR2更低的供电电压1.2V以及更高的带宽，DDR4的传输速率目前可达2133～3200 MT/s。DDR4 新增了4 个Bank Group 数据组的设计，各个Bank Group具备独立启动操作读、写等动作特性，Bank Group 数据组可套用多任务的观念来想象，亦可解释为DDR4 在同一频率工作周期内，至多可以处理4 笔数据，效率明显好过于DDR3。 另外DDR4增加了DBI（Data Bus Inversion）、CRC（Cyclic Redundancy Check）、CA parity等功能，让DDR4内存在更快速与更省电的同时亦能够增强信号的完整性、改善数据传输及储存的可靠性。

总结

DDR SDRAM Standard	Internal rate(MHz)	Bus clock(MHz)	Profetch	Data rate(MT/s)	Transfer rate(GB/s)	Voltage(V)
SDRAM	100-166	100-166	1n	100-166	0.8-1.3	3.3
DDR	133-200	133-200	2n	266-400	2.1-3.2	2.5/2.6
DDR2	133-200	266-400	4n	533-800	4.2-6.4	1.8
DDR3	133-200	533-800	8n	1066-1600	8.5-14.9	1.35/1.5
DDR4	133-200	1066-1600	8n	2133-3200	17-21.3	1.2