硬件设计-SRAM硬件设计
SRAM:Static Random Access Memory,静态随机存取存储寄存器,和flash不同的是,SRAM掉电了的话,之前存储在SRAM里的数据就消失了,保不住。所以SRAM不能用来给我们存储数据用,只能用来当作高速缓存。除了SRAM,还有一种DRAM,同样也是掉电易失,相比于SRAM,DRAM每隔一段时间,要刷新充电一次,否则内部的数据即会消失,SRAM则不需要刷新充电(在系统上电之后SRAM中的数据是不会丢失的,DRAM则是就算系统上电之后还得不一会儿的刷新充电一下数据才得以保存),所以相对来说,SRAM的速度要比DRAM快,但是SRAM的物理体积较大,同容量的RAM,SRAM要比DRAM的物理体积大好多。
1.引脚说明
以IS62WV51216芯片为例,这个是ISSI公司的16位宽的512K字节的静态内存芯片。
引脚说明
A0-A18:地址线
I/O0-I/O15:数据线
CS:片选
OE:数据输出
WE:数据写入
LB:低字节控制
UB:高字节控制
NC:不接
VDD:电源
GND:地
A0~18 为地址线,总共 19 根地址线(即 2^19=512K)
内部框图
2.时序说明
没有选中:CS1高电平
输出失能:WE/OE全部为高电平
读:WE高,片选使能,读低,
写:WE低,片选使能,读高,
读写时序的流程很类似,过程如下:
- 主机使用地址信号线发出要访问的存储器目标地址;
- 控制片选信号CE#使能存储器芯片;
- 若是要进行读操作,则控制读使能信号OE#表示要读数据,若进行写操作则控制写使能信号WE#表示要写数据;
- 使用掩码信号LB#与UB#指示要访问目标地址的高、低字节部分;
- 若是读取过程,存储器会通过数据线向主机输出目标数据,若是写入过程,主要使用数据线向存储器传输目标数据
读模式有几个关键的时间,
- 地址建立时间,我的理解是在一个读写周期内控制器送出地址信号一直到RD信号出现下降沿的最小时间
- 数据建立时间,RD信号的下降沿一直到数据有效并且读出数据的时间。此时可以采样数据。
- 数据保持时间,数据采样后还要保留数据有效的时间。
3.硬件电路设计说明
地址顺序可以不按照顺序链接,应为地址具有唯一性,方便接线。
- 地址线单端50R,与控制信号等长处理
- 数据线线单端50R,等长处理