深入浅出玩转FPGA——笔记10

笔记10

1 速度和面积互换原则

速度和面积是FPGA设计中永恒的话题。所谓速度，是指整个工程稳定运行能够达到的最高时钟频率。所谓面积，可以通过一个工程运行所消耗的触发器FF、查找表LUT数量或者等效门数量来衡量。

2 兵乓操作及串并转换设计

2.1 兵乓操作

兵乓操作可以通过 输入数据选择控制 和 输出数据选择控制 按节拍、相互配合地进行来回切换 ，将经过缓冲的数据流没有停顿地送到 后续处理 模块

2.2 串并转换

串并转换的思想就是 利用3倍的面积换取了3倍的吞吐量

2.3 流水线设计

典型的流水线设计是将原本一个时钟周期完成的较大的组合逻辑通过合理的切割后分由多个时钟周期完成。这样一来，该部分逻辑运行的时钟频率就会有明显的提升，尤其当它是一条关键路径时，采用流水线设计后整个系统的性能都会得到提升。

3 时钟设计技巧

时钟信号在很大程度上决定了整个设计的性能和可靠性，尽量避免使用FPGA内部逻辑产生的时钟，因为它很容易导致功能或时序出现问题。内部逻辑（组合逻辑）产生的时钟容易出现毛刺，影响设计的功能实现；组合逻辑固有的延时也容易导致时序问题。