FPGA常见警告：332012 Warning

Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_show.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
 

TimeQuest 定时分析器需要 Synopsys 设计约束文件来获得适当的定时约束。没有它，编译器就不能正确地优化设计。

做VGA实验的时候，用的1920 x 1080的显示屏（这个分辨率需要130mhz的时钟驱动，系统时钟用的50mhz），虽然红绿蓝显示没问题，但是没有约束文件，经常出现屏幕黑屏的情况，等学习了怎样做时序约束后再来解决。