weixin_73538444的博客

原创 Efinity Flash 擦除步骤

原创 VScode 配置Verilog检错环境，步骤超清晰！！

原创 Modelsim SE-64 2020.4关闭优化

本人由于之前一直使用AMD的板子，使用vivado自带仿真器进行功能仿真，由于自带的页面简洁和仿真时间自己还都可以接受就没有什么modelsim联合仿真，又因准备FPGA大赛的国产FPGA易灵思的题目，使用Efinity＋Modelsim，Modelsim进行仿真。而我，刚刚从流水灯开始，做一个仿真，添加源文件和仿真文件后，start simulate 后，tb文件下没有例化的源文件，反复新建工程，也未能发现问题，后来询问大佬得以解决，Modelsim把代码优化掉了。

原创 易灵思FPGA开发（一）——软件安装

双击第一个.msi文件进行安装。下载Gtkwave软件。安装USB下载器驱动。

原创 【信号与系统】梅森公式求解系统函数

原创 【信号与系统】S域与Z域系统模拟

原创 74390 计数芯片

下面仿真是和数据单的状态真值表对应的。电路连接图的 1 和 2 接反了。

原创 数电实验 三/四/八进制加法器or减法器(实验平台：74HC74)

7474芯片内部包含有两个独立的D型触发器，每个触发器都有独立的数据（D）、时钟（CLK）、复位（CLR或.RST）和置位（PRE或.SET）输入端口，以及对应的输出（Q和Q'）端口。

原创 2023电赛追踪代码存库自用

【代码】2023电赛追踪代码存库自用。

原创 十五届蓝桥杯嵌入式省赛备赛笔记

蓝桥杯嵌入式

原创 【蓝桥杯嵌入式】12届程序题刷题记录及反思

字符分割函数 sscanf 存放在Stdio.h头文件中。判断字符接收格式 如果上面条件不满足就输出error。这个题目的最头痛的就是串口了，在此写下我的思路。定义一个结构体数组，存放每个车位的信息。宏定义两个变量 车辆进入和出去。控制两个led灯，两种状态。

原创 数电实验利用74系列芯片搭建四舍五入和三人表决电路

SN74HC00SN：德州仪器74:民用HC：高速 CMOS正确摆放芯片后，引脚顺序逆时针增加，注意 GND 和 VCC 的方向。

原创 【蓝桥杯嵌入式】RTC——实时时钟

RTC—real time clock，实时时钟，主要包含日历、闹钟和自动唤醒这三部分的功能，其中的日历功能我们使用的最多。日历包含两个32bit的时间寄存器，可直接输出时分秒，星期、月、日、年。从Cubemx里的配置选项我们也可以看到功能。

原创 【蓝桥杯嵌入式】9届程序题刷题记录及反思

I2C的两个引脚不需要额外配置（在cubemx配置）记得调用"i2c_hal.c"里提供的I2CInit()cubemx在配置定时器的时候记得开启中断，在while前启动。

原创 【蓝桥杯嵌入式】10届程序题刷题记录及反思

设置了高亮选择变量->hightlight_sel。

原创 【蓝桥杯嵌入式】11届程序题刷题记录及反思

按键输入：短按模拟电压输出：ADCLCD显示PWM输出：PA6,PA7虽然只有PWM输出，但是在比赛中也最好也写输入捕获，来查看pwm输出是否频率和占空比是否正确。

原创 【蓝桥杯嵌入式】13届程序题刷题记录及反思

本次只写一个usr.c usr.h，发现确实方便了许多！！相较于14届难度较小比照LCD的cubemx配置引脚的时候，记得配置PD2（led锁存器引脚）复制其他.h时后记得更改预编译#ifndef __USR_H__ //记得更改#endif#endif#endif如果没有改为__USR_H__,跳转函数跳转不进去usr.c文件，会显示C99_warning。

原创 【蓝桥杯嵌入式】14届程序题刷题记录及反思

写了一点学习记录

原创 python 二级刷题

【代码】python 二级刷题。

原创 python计算机二级练习

【代码】python计算机二级练习。

原创 vivado一直处于initialization design

尝试了退出重新运行，没有解决，最后通过关机重启得以解决，还没有到重建工程的那一步。

原创 C语言基础习题（一）

【代码】C语言基础习题（一）

原创 个人学习资料记录

黑马集成电路应用开发(含嵌入式)资料

原创 Vue学习记录

【代码】Vue学习记录。

原创 JavaScript学习记录

【代码】JavaScript学习记录。

原创 基于Robei EDA实现FIFO（非IP核）及FIFO求和

FIFO（ First in First out） 使用在需要产生数据接口的部分，用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中，由于时钟之间周期和相位完全独立，因此数据丢失概率不为零。使用 FIFO 可以在两个不同时钟域系统之间快速而方便地传输实时数据。在此给自己挖个坑：是否以后会遇到FIFO解决不同时钟域用来同步信号注：上图为异步FIFO。

原创 基于Robei EDA--实现串口数据包接收

控制字的数据大小为一字节，定义帧头为（0xFE 0xDF）帧尾为（0xEF）模块框图内模块：串口接收，output：8位data串口命令：对单字节数据接收进行缓存，5字节数据判断数据帧是否有效，提取正确的控制字根据控制字解析，控制8位led的亮灭。

原创 【Vivado常见问题】【DRC NSTD-1 DRC UCIO-1】无法生成bitstream（部分管脚位置或电平未指定）

直接将上面三句话写在你工程的管脚约束xdc文件的开头。

原创 计算机二级C语言备考学习记录

include 代表包含stdio.h这个头文件②#include< > 与 #include ""的区别：（1）" （2） " 表示系统先在 "" 指定的路径(没写路径代表当前路径)查找头文件，如果找不到，再按系统指定的目录检索。return代表函数执行完毕，返回return代表函数的终止。2.头文件，数据说明，函数的开始和结束标志以及程序中的注释。1.程序的构成，main函数和其他函数。< > 表示系统直接按系统指定的目录检索。{} 括号，程序体和代码块。一、C语言程序的结构。

原创 基于Robei EDA--实现串口通信

串口作为常用的三大低速总线（UART、SPI、IIC）之一，在设计众多通信接口和调试时占有重要地位。但UART和SPI、IIC不同的是，它是异步通信接口，异步通信中的接收方并不知道数据什么时候会到达，所以双方收发端都要有各自的时钟，在数据传输过程中是不需要时钟的，发送方发送的时间间隔可以不均匀，接受 方是在数据的起始位和停止位的帮助下实现信息同步的。

原创 基于Robei EDA--边沿检测电路

【代码】基于Robei EDA--边沿检测电路。

原创 STM32--揭秘中断（简易土货版）

抢占优先级 响应优先级

原创 基于Robei EDA--揭秘半加器与全加器

数字电路中加法器是经常用到的一种基本器件，主要用于两个数或者多个数的加和，加法器又分为半加器（half adder）和全加器（full adder）。半加器电路是指对两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。是实现两个一位二进制数的加法运算电路。而全加器是在半加器的基础上的升级版，除了加数和被加数加和外还要加上上一级传进来的进位信号。

原创 STM32--GPIO那些事

由外电路决定。

原创 STM32--HAL库定时器学习记录（易懂）--持续学习

定时器就是计数器，通过计数完成一系列功能。

原创 基于Roebi EDA实现I2C通讯之（二）按键控制数据读/写(key_filter)

至此结束，在上板子验证时原本直接把key_flag接到led灯的引脚上，但是由于key_flag只产生一个时钟周期的高电平，所以无法完成验证，需要自行写一个led_ctrl.v和top.v文件。

原创 基于Roebi EDA实现I2C通讯之（一）I2C通讯协议理论知识

①多设备②制度（SCL;SDA）③存储地址、器件地址，保持高电平⑤多主机：仲裁⑥标准速度：100kb/s 快速：400kb/s高速：3.4Mb/s。

原创 基于Robei EDA,实现状态机之可乐机（二）

本身这个可乐机设计不完整，存在缺陷--状态机！！

原创 基于Robeo EDA状态机--可乐机售卖

【代码】状态机--可乐机售卖。

原创 组合逻辑和时序逻辑电路