锁相环PLL（一）Xilinx PLL IP核使用方法

最新推荐文章于 2024-08-30 16:42:44 发布
最新推荐文章于 2024-08-30 16:42:44 发布
阅读量2.9w 收藏 30
点赞数 4
分类专栏： FPGA 文章标签： PLL

 新建IP核文件

         如图所示，在“Design à Implementation”下的任意空白处单击鼠标右键，弹出菜单中选择“New Source …”。

         在弹出的“New Source Wizard à Select Source Type”下，如图所示，选择文件类型为“IP (CORE Generator & Architecture Wizard)”。“File name”可以给新创建的PLL取个名字，我们命名为“pll_controller”。“Location”即生成的新文件所有相关源文件的存储路径，默认即为当前工程路径下的一个名为“ipcore_dir”的文件夹中，通常我们不需要更改它。点击“Next”继续。

         接着进入“New Source Wizard à Select IP”页面，如图所示，选择IP核类型为“FPGA Features and Design à Clocking à Clocking Wizard”。点击“Next”继续。

         如图所示，前面的配置信息在“New Source Wizard à Summary”页面重新罗列供review。点击“Finish”继续。

         此时，我们注意到Design界面下有如图所示的“Creating: pll_controller.xco”的提示信息，大家需要耐心等待一会，新建的PLL模块正在创建中，随后将会弹出PLL的配置页面。

  PLL配置

         如图所示，在弹出的PLL配置页面Page1中，主要设置“Input Clock Information”下的输入时钟频率，这里我们在“Value”下输入“25”MHz。其他的配置通常使用默认即可，大家也可以点击右下角的“Datasheet”查看文档，确认相关设置的具体含义。

         在page2中，如图所示，我们设置CLK_OUT1的输出时钟频率为12.5（单位：MHz），同时勾选CLK_OUT2、CLK_OUT3和CLK_OUT4，并且分别设置它们的频率为25、50和100（MHz）。

         Page3中，如图所示，勾选“RESET”和“LOCKED”这两个接口。RESET即整个PLL的复位信号，LOCKED则是PLL输出时钟正常工作的指示信号。

         完成上面的配置，在Page5中，如图所示，所有相关的配置信息都在此罗列出来了，供review。

         与此同时，如图所示，在PLL配置页面的右侧，所有可用于连接到我们的逻辑中的信号接口也都一览无余，非常直观。

         最后，在page6中，如图所示，PLL模块配置完成后，将会生成的所有相关源文件都罗列出来了。

         我们可以点击PLL配置页面右下角的“Generate”生成当前配置。

         如图所示，在“Design à Implementation”中出现了刚刚配置的pll_controller模块，选中它，然后在“Processes”中，我们可以双击“View HDL Instantiation Template”打开PLL文件的例化模板。

         如图所示，这边是pll_controller的例化模板，我们把它复制到我们的设计模块中，然后更改“()”内的信号名称，和我们的模块信号名称一致。具体请参考设计实例的源代码。

qq_30866297
关注
专栏目录
Xilinx PLL IP核配置指南
持续更新
07-21 356
在“Clocking Wizard”窗口中，首先需要定义输入时钟频率和输出时钟频率。在“Output Clocks”选项卡中，可以选择输出时钟类型、输出时钟倍频和分频系数等参数。在FPGA设计中，时钟管理是至关重要的一部分。在“Advanced”选项卡中，可以进一步配置PLL IP核以满足自己的需求。在Vivado工具中创建新工程后，打开“IP Catalog”面板，选择“Clocking Wizard”并将其拖动到设计面板。在设计中引入已经生成好的PLL IP核后，连接输入时钟和输出时钟即可。
FPGA_学习_10_IP核_PLL
heqiunong的专栏
06-20 1258
片上资源的使用，或者说IP核的使用，是FPGA编程要学习的分量很重的一部分内容。其中最常见的就要属PLL了，时钟是一切程序的基础。PLL的时钟倍频功能是用户自己手撕代码无法实现的，但使用PLL IP核，几步图形界面的简单操作就能轻松实现。本文的内容就是配置一个PLL IP核，并在我们的FPGA代码中调用。
IP核-PLL
最新发布
weixin_47973334的博客
08-30 346
1.创建ISE工程，IP核需要在ISE工程里面进行调用。点击Tools---Core Generator...2.在新弹出来的界面中创建一个属于IP核的工程：file---new project，并填写文件存储位置和文件名称，一般为ipcore_dir文件夹，点击保存3.弹出的Part处填写器件的系列、型号、封装以及速度等级，Generation处设置语言为Verilog，点击OK。
xilinx基础篇Ⅰ（9）PLL应用
Roy_tly的博客
12-01 887
1.PLL调用 2.PLL配置 3.生成的可调用文件和可调用的例化 PLL例化如下 //----------- Begin Cut here for INSTANTIATION Template ---// INST_TAG clock_wized instance_name (// Clock in ports .CLK_IN1(CLK_IN1), // IN // Clock out ports ...
超详细的Xilinx ISE的PLL锁相环IP核的使用教程与结果分析（ISE与Quartus PLL锁相环使用的区别，以及使用ISE倍频时遇到的问题）
guorui的博客
08-24 9364
Xilinx ISE的PLL锁相环IP核的使用（ISE与Quartus PLL锁相环使用的区别）ISE PLL IP核的使用IP核的设置代码ucf文件的书写代码分析 ISE PLL IP核的使用 这次使用的目的是产生25MHz,50MHz,75MHz,100MHz的时钟频率，输入时钟频率为50MHz IP核的设置 PLL 所在的IP核位置为 FPGA Features and Deaign->Clocking->Clocking Wizard 这个就是PLL IP核的位置 关于IBGFG等Xi
Xilinx PLL（Virtex-5）
ViV587的博客
09-26 3203
1. 概述 1.1 CMT Xilinx Virtex-5 FPGA根据不同型号分别有1、2、6个时钟管理片（Clock Management Tile，CMT），每个CMT由一个PLL和两个DCM组成。CMT包含专有路由来连接同一个CMT中的DCM和PLL，使用专有路由可以改进时钟路径。CMT如下图：  1.2 PLL PLL框图如下图： PLL时钟输入来源为：IBUFG、...
锁相环PLL：Xilinx PLL IP核使用方法
二颖的博客
11-05 9147
转自：https://blog.csdn.net/qq_30866297/article/details/52355245 1. 时钟与振荡电路 在芯片中，最重要的是时钟。那时钟是怎么来的呢？时钟可以看成周期性的0与1信号变化，而这种周期性的变化可以看成振荡。因此，振荡电路成为了时钟的来源。 2. PLL与倍频 晶振由于其频率的稳定性，一般作为系统的外部时钟源。但是晶振的频率虽然稳定，但是...
FPGA（Xilinx）常用IP核
01-28
最后，为了实现硬件加速或特定算法，我们可以使用Xilinx的DSP（Digital Signal Processing，数字信号处理）IP核，如DSP48E1，它可以执行复杂的数学运算，如乘累加操作，广泛应用于图像处理、音频编解码等领域。...
PLL.rar_FPGA的锁相环PLL_PLL_fpga锁相环_锁相_锁相环
09-24
在 FPGA 开发过程中，通常会使用 IP 核（Intellectual Property core）来实现 PLL 功能，例如 Xilinx 的 Virtex 和 Spartan 系列 FPGA 提供了称为“Clocking Wizard”的PLL IP 核。使用 PLL IP 核时，设计者需要配置...
PLL.rar_PLL_xilinx ise
09-23
在Xilinx ISE（Integrated Software Environment，集成软件环境）中设计PLL，通常使用IP核（Intellectual Property Core）库中的PLL模块。这个压缩包中的 PLL 工程文件，可能包含了以下内容： 1. **.ucf（约束文件...
Xilinx DDR3 MIG IP核设计（3）--MIG IP核例程与读写测试（Native接口）
热门推荐
孤独的单刀
12-06 2万+
这篇文章会帮助您：1、学习Xilinx MIG IP核关于DDR3的官方示例设计；2、学会如何通过MIG IP核对DDR3做一个简单的读写测试。
Xilinx PLL 任意时钟输出程序
09-27
Xilinx Kintex 器件 MMCM IPcore设计任意时钟输出，含仿真和设计说明，可直接移植和工程应用
Xilinx IP核专题之PLL IP核介绍（Spartan-6）
Reborn Lee
08-06 1万+
这篇博文，我将根据实验室的项目产生一个PLL IP核，并根据该IP的数据手册来认识这个IP核。 首先给出数据手册的链接：Xilinx PG065 LogiCORE IP Clocking Wizard v4.2, Product Guide 下面正式给出创建过程： 打开ISE Project Navigator——新建工程（New Project）——New source，选择IP（CORE...
【FPGA】【入门基础】三、调用IP内核——PLL
FORWARDGOOD的博客
02-12 1493
内核创建 首先根据自己的板子型号创建好一个工程，然后点击 IP Catalog 再点击图片高亮处： 在最上面给创建的内核起个名字，然后最下面根据自己板子上的晶振填写，其余默认即可。比如以下图片：命名：ip_pll 晶振：50MHz 点击 Output Clocks 进行输出时钟的配置，在此我配置了两个时钟信号，二倍频(100MHz)和二分频(25MHz)： 右边还有相位，占空比的配置，在此不做配置，直接点击ok即可。 随后IP就已经创建完毕了，位置在此处： 点击如下文件： 此处就是我们需要在自
ise verilog 锁相环PLL IP核 分频设计
m0_44975337的博客
12-05 2798
弹出后的窗口根据自己的板子进行不同的配置 最后点击generate，等待一会点击close
xilinx中pll的使用与仿真步骤
crjmail的博客
06-25 733
添加链接描述
【实战经验】--Xilinx--IPcore--PLL生成
weixin_30321449的博客
07-25 477
用途： 　　PLL用于产生自己想要的时钟，可以倍频有可以分频，通常倍频。 生成： 　　1.打开ISE—— Project —— New source，选择IP（CORE Generator & Architecture Wizard），再命名你要产生的IP核，点击Next 　　2.选择FPGA —— Features and Design —— Clocking—— Clok...
FPGA零基础学习：IP核之PLL-ISE操作工具
AtmiSmalltalk的博客
09-24 669
在弹出的对话框中，选择"IP"并点击"Next"。在搜索栏中输入"PLL"，然后选择相应的PLL IP核并点击"Next"。其中，PLL（锁相环）是一个常用的IP核，用于生成时钟信号或者将输入时钟信号的频率转换成期望的频率。在弹出的对话框中，我们可以设置PLL的参数，如输入和输出时钟频率、倍频因子等。在实际的FPGA开发中，我们可以根据具体的需求和项目要求来配置PLL IP核的参数，并将其集成到我们的设计中，以实现所需的功能。在弹出的对话框中，选择工程的名称和保存路径，并选择目标设备和顶层模块类型。
深入解析PLL锁相环与SCR配置技术
在FPGA开发中，利用厂商提供的配置工具（如Xilinx的Vivado或Intel的Quartus）来设置PLL IP核。设计师需要根据系统时钟要求指定输入时钟频率和所需的输出时钟频率，调整环路滤波器参数，设置占空比、相位偏移等，以...
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值