是的,你没看错,这篇博客就只有一个图。
另外如果有大佬能帮我解决SPI驱动层中断给的过早,导致CS脚提前拉高导致通信失败的问题,楼主将不胜感激,平台是ZynqMPSoc,使用的是SPI0,目前为了解决这个问题已经修改spi_cadence.c的cdsn_spi_chipselect函数为无论enable 是true 还是 false都将CS拉低。但这样一来,这个SPI总线就只能挂载一个设备了(虽然总共也就只能挂三个)
【Zynq】Zynq SPI驱动中发送阶段的一图梳理
于 2024-02-04 14:36:12 首次发布
![](https://img-home.csdnimg.cn/images/20240711042549.png)