比特电子工作室
码龄6年
  • 48,966
    被访问
  • 25
    原创
  • 38,212
    排名
  • 277
    粉丝
关注
提问 私信

个人简介:BIT_FPGA

  • 加入CSDN时间: 2015-12-23
博客简介:

比特电子工作室

博客描述:
专业FPGA设计服务商
查看详细资料
  • 3
    领奖
    总分 241 当月 22
个人成就
  • 获得56次点赞
  • 内容获得53次评论
  • 获得555次收藏
创作历程
  • 8篇
    2021年
  • 4篇
    2020年
  • 13篇
    2019年
成就勋章
TA的专栏
  • 基于FPGA的万兆以太网(10G_Ethernet)
    付费
    4篇
  • FIR滤波器
    1篇
  • ADI AD/DA专栏
    2篇
  • 基于FPGA的数字信号处理
  • FPGA经典案例(电子类本专科)
    6篇
  • 工作室技术路线
    1篇
  • AXI总线(轻松搞定AXI总线)
    5篇
  • 时序约束与时序分析
    6篇
  • 最近
  • 文章
  • 资源
  • 问答
  • 帖子
  • 视频
  • 课程
  • 关注/订阅/互动
  • 收藏
搜TA的内容
搜索 取消

基于FPGA的交通灯控制器 Traffic_light_VHDL_new.rar

发布资源 2022.04.03 ·
rar

基于FPGA的DDS信号发生器 : DDS_Verilog.rar

发布资源 2021.08.26 ·
rar

基于FPGA的电梯控制器 第二卷 :Elevator_contorller_Verilog.part2.rar

发布资源 2021.08.26 ·
rar

基于FPGA的电梯控制器 第一卷 :Elevator_contorller_Verilog.part1.rar

发布资源 2021.08.26 ·
rar

基于FPGA的等精度数字频率计 Frequency_indicator_VHDL.rar

发布资源 2021.08.26 ·
rar

基于FPGA的等精度数字频率计 Frequency_indicator_Verilog.rar

发布资源 2021.08.26 ·
rar

CASE_05 基于FPGA的DDS信号发生器

目录1 简介2 DDS原理与方案2.1 方案一:基于CORDIC算法实现2.2 方案二:基于ROM查找表的实现方式3 DDS信号发生器的模块设计3.1 按键消抖模块3.2波形选择模块3.2.1 波形选择模块代码3.3频率调整模块3.3.1 频率调整模块代码3.4显示数值分解模块数码管译码与动态扫描模块3.6DDS波形合成模块4DDS信号发生器的系统设计4.1 DDS信号发生器顶层设计代码4.2DDS信号发生器系统模块框图...
原创
发布博客 2021.08.24 ·
651 阅读 ·
0 点赞 ·
0 评论

CASE_04 基于FPGA的电梯控制器

目录1 简介2. 电梯控制器简介2.1 电梯控制器的设计框图3 电梯控制器的模块设计3.1按键消抖模块3.2电梯运行主逻辑模块3.2.1 步骤一:明确设计目标信号 3.2.2步骤二:确定逻辑划分(状态机)3.3步进电机驱动模块3.3.1 步进电机的基本知识3.3.2 步进电机驱动代码3.4状态显示模块3.4.1状态显示模块简介3.4.2按键模块代码4电梯控制器的系统设计4.1 电梯控制器顶层设计代...
原创
发布博客 2021.08.24 ·
1196 阅读 ·
3 点赞 ·
1 评论

CASE_03 基于FPGA的等精度数字频率计

目录1. 简介2.数字频率计的基本原理2.1 数字频率计的设计方案2.1.1 方案一:M法测频原理2.1.2方案二:T法测频原理2.1.3 方案三:M/T法原理(等精度测量法)3 数字频率计的模块设计3.1测频模块3.2显示数值分解模块3.3数码管译码与动态扫描模块4数字频率计的系统逻辑设计4.1 频率计顶层设计代码4.2 频率计系统模块框图5硬件设计5.1电源接口电路设计5.2电源...
原创
发布博客 2021.08.24 ·
763 阅读 ·
0 点赞 ·
0 评论

基于FPGA的数字钟万年历 第二部分:Clock_Verilog.part2.rar

发布资源 2021.07.11 ·
rar

基于FPGA的数字钟万年历 第一部分:Clock_Verilog.part1.rar

发布资源 2021.07.11 ·
rar

CASE_02 基于FPGA的数字钟万年历

1 简介本数字钟实则是数字钟万年历,具备以下功能:(1)数码管可显示:时分秒,年月日,闹钟时间;(2)可实现时分秒、年月日、闹钟时间的任意设定;(3)自动实现大小月与闰年的判断;2 数字钟计数方案2.1计数方案一计数方案一,如图:该计数方案,比较符合人类思维对时间的认知,在FPGA逻辑也比较好实现,对年月日时分秒的逻辑都一样好实现,尤其是在月份的大小的判断计数和闰年的判断都好处理;但是存在一个致命的缺点,产生的结果不能直...
原创
发布博客 2021.07.11 ·
860 阅读 ·
1 点赞 ·
1 评论

基于FPGA的交通灯控制器 Traffic_light_Verilog.rar

发布资源 2021.07.11 ·
rar

CASE_01 基于FPGA的交通灯控制器

目录1 案例引导1.1 硬件设计初窥1.2逻辑设计初窥2 模块级逻辑设计2.1 时钟分频模块2.2 数码管译码模块2.3主逻辑运行模块3 系统逻辑设计4 硬件设计4.1电源接口电路设计4.2电源系统设计4.3时钟设计4.4 JTAG端口和FPGA配置电路设计4.5FPGA芯片的电源引脚4.6 A方向信号灯电路4.7 B方向信号灯电路4.8 复位电路4.9PCB设计图4.10实物图5 实物验证5.1管...
原创
发布博客 2021.07.11 ·
1091 阅读 ·
2 点赞 ·
4 评论

PREFACE FPGA经典案例序言

本系列博客为笔者在本科学习阶段的课程设计 或则 自学习的一些经典案例。 笔者在本科学习阶段很喜欢把自己做过的设计通过文档的形式记录下来,同时也把相关的学习资料都放在一起,形成一个系统学习该案例的资料集合,每次上交作业时,笔者会把能想到的设计思路和设计结果都写在课程设计的作业里,所以每次课程设计都能得到一个比较优秀的分数。每次虽然花掉很多时间,以至于比寝室同学都少玩了很多游戏,但是自己觉得这样是值得的,毕竟学友所获。这些资料已经在笔者的笔记本电脑里躺了好长时间了,本次笔者打算把这些课程设计的文...
原创
发布博客 2021.07.11 ·
253 阅读 ·
0 点赞 ·
2 评论

基于FPGA的FIR滤波器 (FDATOOL ISE ).rar

发布资源 2021.06.26 ·
rar

时序约束与时序分析完整版指导文档.rar

发布资源 2021.06.26 ·
rar

AXI总线(轻松搞定AXI总线)源码和验证工程AXI4.rar

发布资源 2021.06.26 ·
rar

使用MATLAB快速完成对ADC信号质量的分析

目录1 单音信号分析2 复数信号分析 在硬件调试初期时,通常需要对ADC采样的信号质量进行一些列分析,可以利用强大的数学工具MATLAB对信号质量进行分析,包括时域绘图、频域绘图、功率谱等。1 单音信号分析 通常在ADC测试时,会在ADC上输入一个单音信号,将采集回来的数据进行分析。 使用VIVADO中的ILA将ADC数据采集下来,保存为xxxx.csv文件,保存时所有数据均设置为有符号数,以确保matlab在读取数据时不会报错。如...
原创
发布博客 2021.05.07 ·
682 阅读 ·
1 点赞 ·
1 评论

Cygwin64 AD9361_demo.rar

发布资源 2021.05.07 ·
rar
加载更多