本文详细解读了JESD204B协议的第4章电气规范，涵盖了Device Clock、Frame Clock、Local Multiframe Clock、SYNC接口、Lane-to-lane同步以及SYSREF信号在Subclass 1中的角色。强调了不同设备间时钟同步的重要性，如帧周期和多帧周期的一致性，并讨论了SYSREF信号在确保确定性延时系统中的作用。
前言：我是下载的JESD204B的英文标准协议文件看的，通过阅读了解了协议中的数据流的组织方式（第五章），以及最重要的确定性延时原理（第六章）。我主要是围绕Subclass1来看的，其中不乏有直接用翻译软件翻译的内容，且略过一些我认为不重要的内容。所以不清楚的请对照英文原版。并建议对照英文协议看我的这个博文。
第3章的术语比较重要，便于以后查看。第4章介绍一些信号与参数需要满足的要求。核心为第5,6章，另外两篇博文：
目录
4.8 Frame Clock, and Local Multiframe Clock（LMFC）
4.10 Lane-to-lane inter-device synchronization interface
4.11 SYSREF signal (Device Subclass 1)
4.12 Skew and misalignment budget
4.Elctrical Specification
4.7 Device Clock
TX,RX的Device Clock 相互独立，
Subclass 1:由Device Clock产生frame clock、multiframe clock，后二者是前者周期的整数倍
Subclass 2：满足Subclass 1中条件外，还需TX设备时钟周期为RX设备时钟周期的整数，或RX设备时钟周期为TX设备时钟周期的整数。
4.8 Frame Clock, and Local Multiframe Clock（LMFC）
如果多帧时钟是在设备中产生的，则LMFC的相位在Subclass 1中由输入采样SYSREF决定，在Subclass 2中由SYNC~上升沿决定
最低0.47元/天 解锁文章
扫一扫
9876
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
