JESD204B接口

学习网站： Xilinx_JESD204B_AXI配置

ADC接口发展

CMOS->LVDS->JESD204B

CMOS：单端信号，使用方便简单，兼容性强，一般几十M速率。

LVDS：低压差分信号接口，抗干扰性强，低摆幅，速度快，最高可达1.923G，但需要的引脚多且存在信道偏移。

JESD204B：速度非常快，使用SERDES接口、CML电平标准，不存在信道偏移，引脚少，支持多片同步。

相关概念

• 确定性延时：从发射机发送数据开始到接收机释放数据的这一段时间是确定的，称为确定性延时。通过SYSREF和LMFC控制延时。

• 8B/10B直流平衡：解决码元跳变问题。把8bit的字节扩展成10bit符号并在需要时将控制字插入流中，保证这个字节0和1的数量是相等的，因此直流分量为0，所以在高速接口中都是交流耦合的。

• SERDES技术：在发送端将多位并行的数据转换为1bit的串行数据，在接收端将串行数据恢复成原始的并行数据。
  

JESD204B协议分层

JESD204B是一种针对ADC、DAC设计的传输接口协议。协议包含四层：物理层、链路层、传输层、应用层。

​ 物理层：规定电气属性，约束接口规范（SERDES接口、CML电平标准）、串化、线速率等

​ 链路层：并行数据组帧（添加控制位、结束位），8B/10B编码，链路建立。

​ 传输层：链路建立之后，传输ADC的数据，以半字节为单位。

​ 应用层：用户解析ADC数据并使用。

JESD204B接口主要信号

1. SEDOUT1~N：数据线

2. SYSREF：确定性延时多帧时钟，由时钟合成器提供，一分为二接到发送机和接收机上。该信号必须与设备时钟同源，用来确定设备内部帧时钟和多帧时钟的相位。该信号可以是单脉冲或周期信号，当为周期SYSREF时，其周期必须为LMFC的整数倍。SYSREF时钟中间时刻与参考时钟上升沿对齐。

3. SYNCÿ