![](https://img-blog.csdnimg.cn/20201014180756918.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字电路
文章平均质量分 91
芯纪元
这个作者很懒,什么都没留下…
展开
-
verilog基础语法入门
Verilog是一种基于硬件描述语言的编程语言,用以设计和模拟数字电路。它支持门级、寄存器传输级、行为级等多层次的建模方式,并可用于仿真、综合和验证数字电路。原创 2024-07-15 17:39:58 · 515 阅读 · 0 评论 -
阻塞赋值与非阻塞赋值
组合逻辑用阻塞赋值,时序逻辑用非阻塞赋值。原创 2024-07-08 11:02:59 · 848 阅读 · 0 评论 -
异步复位和同步释放
复位信号在数字电路里面的重要性仅次于时钟信号。对一个芯片来说,复位的主要目的是使芯片电路进入一个已知的,确定的状态,主要是触发器进入确定的状态。在一般情况下,芯片中的每个触发器都应该是可复位的。原创 2024-06-07 16:17:18 · 1813 阅读 · 1 评论 -
低功耗设计——UPF简介及编写流程
可以把芯片设计粗略分为三个部分:功能、时序和电源,它们分别对应RTL(functional behavior)、SDC和UPF(power behavior)三种设计文件。前端工程师对RTL和SDC是非常熟悉的,但是UPF(SNPS叫UPF,Cadence叫CPF)更多地是跟后端相关。原创 2024-05-31 17:19:15 · 1457 阅读 · 0 评论 -
锁存器和触发器的概念及比较
锁存器和触发器是具有记忆功能的二进制存贮器件,是组成各种时序逻辑电路的基本器件之一。原创 2024-05-30 16:42:10 · 1329 阅读 · 2 评论 -
亚稳态及跨时钟域问题
亚稳态与设计可靠性有非常密切的关系,因此,要减小亚稳态发生的概率,并降低系统对亚稳态错误的敏感程度来提高系统的稳定性、可靠性。原创 2024-05-28 19:48:25 · 1092 阅读 · 0 评论 -
低功耗设计——Clock Gating详解
当数据无效时,将寄存器时钟关闭能够有效降低功耗, 是低功耗设计的重要方法之一。在基于AND门的gating技术中,建议使用下降沿触发的寄存器或来低电平有效的latch产生gating信号;在基于OR门的gating技术中,建议使用上升沿触发的寄存器或高电平有效的latch来产生gating信号,以确保满足时序要求。原创 2024-05-14 19:32:41 · 1692 阅读 · 0 评论 -
数字芯片功耗分析
随着CMOS工艺的进步,电源电压减小,降低了动态功耗;同时,阈值电压Vt降低(阈值电压越小,漏电流越大),增大了静态功耗。原创 2024-04-29 16:25:56 · 601 阅读 · 0 评论 -
数字逻辑电路
这里写自定义目录标题数字逻辑电路组合逻辑电路组合逻辑电路概述组合逻辑电路原理图组合逻辑电路组成组合逻辑电路功能组合逻辑电路竞争冒险组合逻辑电路竞争冒险成因消除竞争冒险的方法:时序逻辑电路时序逻辑电路概述时序逻辑电路原理图时序逻辑电路组成时序逻辑电路功能时序逻辑电路分类逻辑功能描述方式时序电路的分析步骤时序电路的设计步骤数字逻辑电路数字电路的发展与模拟电路一样经历了由电子管、半导体分立器件到集成...原创 2019-11-11 16:14:24 · 2343 阅读 · 0 评论