FPGA调试为什么浪费了大量的时间和精力

1.需要花费大量的时间精力去阅读硬件手册规范，存在对手册误解或者理解不透彻的地方，花费大量时间去尝试验证硬件特性。
2.调试结果与实际不符。需要区分是硬件原因还是RTL代码原因。
3.RTL代码逻辑错误。
4.仿真验证时间长。
5.编译时间长。
6.设计信号多。

RTL代码常见错误：
if else结构不全。
状态机状态不清。
计数器边界不清。
信号翻转条件不全。
时序不清，就写代码，开始调试。
前期仿真不重复，验证不充分。

特别要注意的地方是：一定要仿真，一定要仿真，一定要仿真。减少大量的调试时间。