FPGA 后仿的坑以及加快仿真的一种方案

FPGA后仿中，好多信号都换了“马甲”，或者无故的消失掉，对设计而言，信号找起来比较麻烦；同时由于后仿中增加乐电路的延时，程序在运行过程中仿真速率很慢。一言以蔽之，后仿真的很费时费力。

后仿真中还有有很多“坑”需要警惕的。

最简单的一种情况是，前仿的测试激励能够在后仿中完全复用，我们想要查找的信号都能找到，我们添加好波形以后，静等结果出现就好了。

有的代码通过计数器进行大量延时，为了加快仿真速率，需要人为的force一些数值，前面说了，后仿信号找起来稍微麻烦，如何确定后仿找到的信号是正确的呢？一种是后仿网表文件中搜索，另外可以再运行一下前仿的结果。不仅仅查找信号运行前仿结果是有必要的，当你后仿真结果出错后，需要调试确定是测试激励的问题还是后仿问题时，有前仿真结果作参考是一种强有力的调试手段。

如果是windows系统，前仿真和后仿真不要再同一台电脑上运行，尤其是项目工程大时，电脑很容易卡死，导致辛苦了半天，什么结果都看不到，白白浪费了时间。

考虑到不同的机器有不同的性能，如果有条件的化，在跑后仿真时，尽量在多个机器上运行前仿、后仿。

其实有一种方式可以加快后仿的速度-在适当的时间加入适当的波形。

笔者曾经运行后仿结果，波形高达40G，最终电脑还崩了。假如后仿运行了3s以后才会出现想要的结果，你可以在modelsim中vsim 以后直接run，不用添加信号波形，等3s后再重新添加波形，当然有一个前提，你后仿测试激励已经完全调试正确。

重点是在modelsim中vsim 以后直接run，不用添加波形。即使你添加信号波形，然后把wave窗口关掉，然后执行run 操作，这些波形是一直被加载运行，会降低仿真速率