![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA学习记录
文章平均质量分 75
在校大学生记录FPGA的学习过程
HCSX
为啥不睡觉?
展开
-
FPGA在校学习记录系列---实验7(2)使用Altera PLL锁相环生成时钟(Verilog HDL)
Altera PLL锁相环设置,内附程序和仿真代码,基于PLL32位定时器的仿真验证原创 2024-05-25 14:57:21 · 537 阅读 · 0 评论 -
FPGA在校学习记录系列---实验7(1)IP核的调用及仿真(ALTPLL)(Verilog HDL)
主要在FPGA的IP内核的创建和使用,内附操作流程和仿真代码,结果已验证原创 2024-05-06 17:23:54 · 1355 阅读 · 1 评论 -
FPGA在校学习记录系列---实验6顺序状态机+开发板(Verilog HDL)
FPGA状态机(内附仿真代码),仿真模拟按键进行切换原创 2024-04-23 20:38:18 · 413 阅读 · 0 评论 -
FPGA在校学习记录系列---实验5-60进制计数器的设计+开发板(Verilog HDL)
有代码,但是不严谨,能用原创 2024-04-07 19:52:07 · 1476 阅读 · 0 评论 -
FPGA在校学习记录系列---实验4-1LED流水灯+开发板(Verilog HDL)
主要目的是为了时钟计数(相当于延时)原创 2024-03-29 22:07:28 · 444 阅读 · 0 评论 -
FPGA在校学习记录系列---实验4不同状态的LED+开发板(Verilog HDL)
重点在于FPGA开发板引脚的锁定和下载与烧录。(Verilog HDL语言)原创 2024-03-26 20:18:07 · 891 阅读 · 0 评论 -
FPGA在校学习记录系列---实验2八线三线编码器并仿真(Verilog HDL)
用FPGA实现8线3线编码器,内附代码和仿真,使用Verilog HDL语言原创 2024-03-26 09:37:48 · 581 阅读 · 0 评论 -
FPGA在校学习记录系列---新建一个FPGA工程编写程序并仿真(Verilog HDL)
在学校学习新建一个FPGA工程,并包括仿真(内有代码)原创 2024-03-25 23:31:15 · 1280 阅读 · 0 评论