FPGA在校学习记录系列---实验5-60进制计数器的设计+开发板（Verilog HDL）

最新推荐文章于 2024-05-30 14:58:17 发布
最新推荐文章于 2024-05-30 14:58:17 发布
阅读量916 收藏 16
点赞数 6
分类专栏： FPGA学习记录 文章标签： fpga开发 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_35658046/article/details/137157806
版权

此系列记录FPGA在学校的学习过程。

目录

FPGA系列
需要用到的软硬件：
软件：Quartus II 15.0 (64-bit)
在这里插入图片描述
硬件：
5CEBA4F23C7芯片

1.创建新的工程和开发板烧录在下面链接

新建工程链接:
FPGA在校学习记录系列—新建一个FPGA工程编写程序并仿真（Verilog HDL）
开发板烧录链接:
FPGA在校学习记录系列—实验4不同状态的LED+开发板（Verilog HDL）


这次创建的新工程名字为：CNT_60

2.基础的60进制计数器

module CNT_60
#(
    parameter   CNT_MAX =   6249999 	//最大计数值 这里是0.25秒
)
(
	input  i_clk,
	input  clr,       //清零
	input  en,
	input  select,     //选择
	input  cin_units,
	
	output reg [3:0] units,  //个位
	output reg [7:0] units_display, //数码管显示个位
	output reg [3:0] tens,  //十位
	output reg [7:0] tens_display, //数码管显示十位
	output reg sec_clk,
	count_units
);
reg [31:0] count;


always @(posedge i_clk or negedge en)
begin
	if(!en) 
	begin
		count <=0;
		sec_clk=1;
	end 
	else
	begin
		if(count == CNT_MAX) 
		begin
			sec_clk = ~sec_clk;
			count <=0;
		end 
		else
		begin
			count <= count +1'b1;
		end
	end
end


always @(posedge sec_clk or negedge en or negedge clr)
begin
	if(!en)
	begin
		
	end
	else
	begin
		if(!clr) units <=0;		
		else 
		begin
			units <=(units == 4'h9)?0:(units + 1);	
			count_units = (units == 4'h9)?1:0;
		end
	end
end

always @(units)
begin

			case(units)
				4'h0:	units_display = 8'hC0;
				4'h1:	units_display = 8'hF9;
				4'h2:	units_display = 8'hA4;
				4'h3:	units_display = 8'hB0;
				4'h4:	units_display = 8'h99;
				4'h5:	units_display = 8'h92;
				4'h6:	units_display = 8'h82;
				4'h7:	units_display = 8'hF8;
				4'h8:	units_display = 8'h80;
				4'h9:	units_display = 8'h90;
			default: units_display = 8'hFF;
			endcase

end

always @(posedge count_units or negedge en or negedge clr)
begin
	if(!en)
	begin
		
	end
	else
	begin
		if(!clr) tens <=0;		
		else 
		begin
			tens <=(tens == 4'h5)?0:(tens + 1);	
		end
	end
end

always @(tens)
begin

			case(tens)
				4'h0:	tens_display = 8'hC0;
				4'h1:	tens_display = 8'hF9;
				4'h2:	tens_display = 8'hA4;
				4'h3:	tens_display = 8'hB0;
				4'h4:	tens_display = 8'h99;
				4'h5:	tens_display = 8'h92;
				4'h6:	tens_display = 8'h82;
				4'h7:	tens_display = 8'hF8;
				4'h8:	tens_display = 8'h80;
				4'h9:	tens_display = 8'h90;
			default: tens_display = 8'hFF;
			endcase

end


endmodule

3.带暂停按键的60进制计数器

新增一个按键，暂停计数

module CNT_60
#(
    parameter   CNT_MAX =   6249999 	//最大计数值 这里是0.25秒
)
(
	input  i_clk,		//时钟
	input  clr,       //清零
	input  en,			//使能
	input  stop_cnt_60, //停止
	
	output reg [3:0] units,  //个位计数
	output reg [7:0] units_display, //数码管显示个位
	output reg [3:0] tens,  //十位计数
	output reg [7:0] tens_display, //数码管显示十位
	output reg sec_clk,		//分频后的第二个时钟
	cin_units		//个位进位标志		
);
reg [31:0] count;//时钟计数


always @(posedge i_clk or negedge en)
begin
	if(!en) 
	begin
		count <=0;
		sec_clk=1;
	end 
	else
	begin
		if(count == CNT_MAX) 
		begin
			sec_clk = ~sec_clk;
			count <=0;
		end 
		else
		begin
			count <= count +1'b1;
		end
	end
end


always @(posedge sec_clk or negedge en or negedge clr or negedge stop_cnt_60)
begin
	if(!en)
	begin
		units <= 4'h10;
	end
	else
	begin
		if(!clr) units <=0;		
		else 
		begin
			if(!stop_cnt_60) units <= units;
			else
			begin
				units <=(units == 4'h9)?0:(units + 1);	
				cin_units = (units == 4'h9)?1:0;
			end
		end
	end
end

always @(units)
begin

			case(units)
				4'h0:	units_display = 8'hC0;
				4'h1:	units_display = 8'hF9;
				4'h2:	units_display = 8'hA4;
				4'h3:	units_display = 8'hB0;
				4'h4:	units_display = 8'h99;
				4'h5:	units_display = 8'h92;
				4'h6:	units_display = 8'h82;
				4'h7:	units_display = 8'hF8;
				4'h8:	units_display = 8'h80;
				4'h9:	units_display = 8'h90;
			default: units_display = 8'hFF;
			endcase

end

always @(posedge cin_units or negedge en or negedge clr)
begin
	if(!en)
	begin
	tens <= 4'h10;
	end
	else
	begin
		if(!clr) tens <=0;		
		else 
		begin
			tens <=(tens == 4'h5)?0:(tens + 1);	
		end
	end
end

always @(tens)
begin

			case(tens)
				4'h0:	tens_display = 8'hC0;
				4'h1:	tens_display = 8'hF9;
				4'h2:	tens_display = 8'hA4;
				4'h3:	tens_display = 8'hB0;
				4'h4:	tens_display = 8'h99;
				4'h5:	tens_display = 8'h92;
				4'h6:	tens_display = 8'h82;
				4'h7:	tens_display = 8'hF8;
				4'h8:	tens_display = 8'h80;
				4'h9:	tens_display = 8'h90;
			default: tens_display = 8'hFF;
			endcase

end


endmodule

在这里插入图片描述

HCSX
关注
  • 6
    点赞
  • 踩
  • 16
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【数字系统】数字时钟设计：LCD显示静态字符串/60、24进制计数器 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA
StormBorn0301的博客
07-23 6372
一、 实验目的 1. 了解基于FPGA的数字电子时钟的实现原理及设计方法; 掌握Quartus_II环境下的模块化、层次化的设计与实现方法; 掌握数字应用系统的 Verilog HDL设计与实现技术。 2. 对数字时钟进行功能模块划分，对各模块进行详细的功能定义。 3. 对划分好的功能模块进行详细编程设计及仿真设计，包括定时计数、显示、时间调整、响铃等。 4. 分析仿真结果，并进行顶层模块设计及功能测试。 二、 实验过程步骤 1、设计模块1：LCD显示静态字符串lcd_mode ...
基于FPGA的二-十进制转码器设计
01-19
并在FPGA开发板上成功地实现了该设计，验证结果表明，与使用中规模集成电路IP核(SN74185A)实现的7 bit、10 bit和12 bit的转码器相比，本设计可以分别节约28.5%、47.6%和49.6%的硬件实现代价(逻辑单元LEs)；...
可编程硬件描述语言VHDL Quartus 六十进制计数器设计报告.rar
09-29
可编程硬件描述语言VHDL Quartus 六十进制计数器设计报告.rar
用verilog写一个60进制计数器
weixin_42609225的博客
01-05 2445
你好！下面是一个使用 Verilog 写的 60 进制计数器的示例代码。这个计数器有四个输入： clock：时钟信号。 reset：当设为高电平时，计数器会重置为 0。 enable：当设为高电平时，计数器才会执行计数操作。 count_up：当设为高电平时，计数器会执行加 1 操作；当设为低电平时，计数器会执行减 1 操作。 计数器有六个输出：cnt[5:0]，表示当前计数器的值。 modu...
【FPGA & Verilog】模60计数器（原理图输⼊设计）
m0_51956878的博客
01-04 1517
【FPGA & Verilog】模60计数器（原理图输⼊设计）
【EDA技术】 实验二 BCD码输出的60进制计数器的VHDL
m0_62569287的博客
10-20 9770
解决办法：按照图示依次点击Tools->Options->General->EDA Tool Options->ModelSim 把路径设置为ModelSim软件所在处。解决办法：检查问题1是否已经解决，解决后关闭软件，以管理员身份启动软件，再次仿真。（1）设计具有异步清零，同步使能的60进制计数器，并用VHDL语句进行例化。（2）设计七段译码器的VHDL代码，利用元件例化的方式实现计数译码器的设计。（3） 利用软件对设计内容进行仿真调试，得到正确运行结果。（2） 分析设计任务，根据任务要求完成设计内容。
FPGA在校学习记录系列---实验7(1)IP核的调用及仿真(ALTPLL)（Verilog HDL）
hcsx的博客
05-06 1108
主要在FPGA的IP内核的创建和使用，内附操作流程和仿真代码，结果已验证
DE1-SoC cyclone5 5CSEMA5F31 FPGA开发板配套光盘资料包括硬件文档资料+verilog设计Quartus工程例程文件.zip
03-07
DE1-SoC cyclone5 5CSEMA5F31 FPGA开发板配套光盘资料包括硬件文档资料+verilog设计Quartus工程例程文件
基于lattice ECP3 FPGA LFE3-17EA-328+ADV7611+CYUSB3014开发板硬件(原理图PCB）
04-28
基于lattice ECP3 FPGA LFE3-17EA-328+ADV7611+CYUSB3014开发板硬件（原理图+PCB）工程文件，硬件采用8层板设计，大小为100*70mm，包括ALTIUM设计的完整原理图PCB文件，可做为你的学习设计参考。 主要器件： LFE3-17...
verilog设计俄罗斯方块_俄罗斯方块_VHDL-FPGA-Verilog_
10-02
本项目主要在FPGA上实现了一个经典小游戏“俄罗斯方块”。本项目基本解决方案是，使用Xilinx Zynq系列开发板ZedBoard作为平台，实现主控模块，通过VGA接口来控制屏幕进行显示。
WQX-SQ开发板PCB+原理图+部分源代码
04-18
WQX-SQ开发板PCB+原理图+部分源代码WQX-SQ开发板PCB+原理图+部分源代码WQX-SQ开发板PCB+原理图+部分源代码WQX-SQ开发板PCB+原理图+部分源代码WQX-SQ开发板PCB+原理图+部分源代码WQX-SQ开发板PCB+原理图+部分源代码WQ...
Verilog HDL语言的计数器程序
Danfan777的博客
03-12 3542
1.二进制法六十进制计数器 module timer(  input clk,  output reg[5:0] counter //转化为二进制有几位  ); parameter i=59; //宏定义任意进制计数器 always@(posedge clk)   begin      if(counter == i)
fpga系列 HDL 00 : 可编程逻辑器件原理
ResumeProject的博客
05-27 1095
可编程元件（显示为保险丝，下图中的波浪线）将真实输入和补码输入连接到与门。这些与门（也称为乘积项，下图中的面包片）通过“或”（下图中最右侧的圆形三角形）运算在一起，形成乘积和逻辑阵列。编程：编程时，通过施加高电压（通常在12V左右）在控制栅和源极之间，使电子通过隧道效应被注入到浮栅上，从而改变浮栅的电荷状态，这会影响晶体管的阈值电压，从而表示存储的数据位。擦除：擦除时，通过施加反向高电压，使浮栅上的电荷逸出，恢复到未编程状态。
Circuits--Building--FSM1101
kamo
05-27 209
【代码】Circuits--Building--FSM1101。
Verilog HDL中如何控制模块的调用与否
最新发布
qq_34895681的博客
05-30 983
本文主要介绍了在Verilog HDL编程中，如何根据不同情况控制模块是否被调用的方法。 1、注释，通过在代码中使用注释符号//或/* */来临时禁用模块； 2、条件编译指令，使用ifdef和endif预处理指令来根据是否定义了特定的宏来决定是否编译某段代码。 3、generate语句，利用generate和endgenerate关键字，根据参数或条件来生成代码块
FPGA实现多路并行dds
weixin_42553916的博客
05-22 648
多路并行dds，传统DDS的局限性在于输出频率有限。根据奈奎斯特采样定理，单路DDS的输出频率应小于系统时钟频率的一半。但是在很多地方，要使采样率保持一致，所以，为了提高采样率，可以采样多路并行dds技术，然后并转串输出，提高采样率。假如fs是100MHz，调用4个并行的dds，然后按照顺序将4路并行的dds拼接成一路（并转串），这样就相当于采样率是4*fs,即400MHz采样率下的数据。可以从上式中看出，4路dds的pinc（频率控制字）是一样，差别是在其相位差（poff）DDS0的poff是0；
fpga系列 HDL: 06 （过程赋值的）非阻塞赋值实现变量交换
ResumeProject的博客
05-27 378
非阻塞赋值不会立即更新目标寄存器的值，而是将要更新的值排队，直到所有的右值都计算完毕后，才会在同一个时钟周期内同时更新目标寄存器的值。)，它们不会立即执行，而是会在同一个时钟边沿的结束时同时生效。由于非阻塞赋值的同步性，这两个赋值不会互相干扰，最终在一个时钟周期内实现。：所有的非阻塞赋值将在同一个时钟边沿同时生效。因为这两条赋值语句使用的是非阻塞赋值 (
verilog实现 10进制计数器与60进制计数器级联
05-25
下面是一个简单的Verilog代码，实现了10进制计数器与60进制计数器的级联。 ```verilog module counter_10( input clk, // 时钟信号 input rst, // 复位信号 output reg [3:0] count // 4位10进制计数器的输出 ); always @(posedge clk or negedge rst) begin if (rst == 0) begin count <= 0; end else begin count <= count + 1; end end endmodule module counter_60( input clk, // 时钟信号 input rst, // 复位信号 input [3:0] in_count, // 上一级计数器的输出 output reg [5:0] count // 6位60进制计数器的输出 ); reg [3:0] sec_count; // 秒计数器 reg [5:0] min_count; // 分钟计数器 counter_10 sec_counter(.clk(clk), .rst(rst), .count(sec_count)); always @(posedge clk or negedge rst) begin if (rst == 0) begin min_count <= 0; sec_count <= 0; count <= 0; end else begin sec_count <= sec_count + 1; if (sec_count == 10) begin sec_count <= 0; min_count <= min_count + 1; if (min_count == 60) begin min_count <= 0; end end count <= {min_count, sec_count}; end end endmodule ``` 这个代码定义了一个4位10进制计数器和一个6位60进制计数器，并将它们级联在一起。其中，10进制计数器使用一个always块来实现简单的加一逻辑，而60进制计数器使用了两个计数器，一个用于计算秒数，另一个用于计算分钟数，在秒数计数器达到10时，分钟数计数器加1，并且在分钟数计数器达到60时，它将被重置为0。 在60进制计数器的模块中，我们使用了counter_10模块来实现秒数计数器。这个模块也是一个简单的计数器，只是它只有4位输出。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值