- 博客(23)
- 资源 (1)
- 收藏
- 关注
RSS订阅
原创 文章合集截止-20230521
为了方便大家查阅，沈土豪整理了公众号截止到20230521的所有文章，目前有：测试测量专题、信号专题、debug专题、通信技术专题，共4个专题。阅读比较高的帮大家标注了“★”，为推荐阅读。测试测量专题主要写电子测量仪器的使用和注意点；信号专题，主要写电路/信号相关的知识；通信技术光和电均会涉及；debug系列为电路的排错偏向实战。
2023-05-28 22:08:50
133
原创 IO驱动电流 4,8,12mA如何定义的？
按照之前的阅读基础，我们了解了实际上GPIO的驱动强度，就是指它的output resistor，drive strength越强，output resistor越小，即PMOS导通电阻Ron越小。最后做一点小结，IO的drive strength实际上指IO的output resistor，由CMOS集成电路制造工艺制造出的MOS管栅宽长比（W/L）决定。今天我们对GPIO的驱动强度再做一点点更加深入的探讨，看看4/8/12/16mA是如何定义的。VOH：TX端定义的logic high的电平。
2023-09-21 21:46:42
1058
原创 信号加重技术
有的，I-1,I0,I1三个电流源，实现currnet mode logic的不同bit电流驱动强度，电流强度实际在在RX端接电阻I*R，会降为电压信号。定义：当前bit码元受前面“history bit”影响，历史bit存在“拖尾”，蔓延到当前bit，在当前bit抽判时刻，叠加上噪声，引起码间干扰。造成的原因是传输路径有损耗（Lossy line），信号高频分量丢失，表现为边沿变缓，长连0长连1后的跳变振幅降低，信号好像“拉不起来，拉不低”。有的，这么抽象，当然还是看图来的直接，下期见~更多的精美套图，
2023-09-18 07:48:46
139
原创 无线信号Transmit电路（1）
从左到右依次元器件为：天线，无线开关（T/R Switches），低通滤波器（LPF），肖特基二极管，功率放大器PA，衰减器RF Attenuators，带通BPF，MIXER，正交调制器，LPF，两路IQ信号。左侧倒三角的是一个天线（antenna），紧接着长得像一个单刀双掷（SPDT）的东西是T/R Switches，本质就是一个开关，一会切到TX方向，一会切到RX方向。我们大概以“纯小白”的身份，科普性质的，了解一下里面涉及的IC，如果有本科的知识，樊昌信的教材《通信原理》就足够了。
2023-05-28 22:00:35
157
原创 3x带宽经验法则在时域上保证了什么？
可见，信号通过示波器后，只要示波器有带宽，一定会有Oscilloscope_rise_time，所以信号边沿一定会退化，一定会有Measured_rise_time > Signal_rise_time。（3）关于下面这个公式，我也没有找到相关资料，不过可能与信号e(t)通过带宽受限的H(jω)，反变换求时域的解y(t)看出来的。我们经常在一些资料上看到，示波器带宽选取的经验法则就是3倍信号带宽。可见，对于一个边沿为1ns的信号，根据公式，带宽约为400M，如果选择1G的示波器，边沿误差将达到7%；
2023-05-28 21:56:09
144
原创 片上眼图（Eye-opening monitor）
当它们值不同的时候error counter +1，通过统计RX到的码元个数、error counter，可以获得offset sampler上下左右不停的调整位置时的一个误码率（BER），通过这个误码率去描绘出眼图。如上图所示，eye-scan RX端 offset sampler独立且并行的和使用CDR sample的采样电路一起跑，offset-sampler可以任意调整水平（time）和垂直（voltage）方向的偏移（如下图所示），在一个UI内产生一个全新的sample点。
2023-05-19 07:47:40
1104
1
原创 万用表测不准简单维修
是大一大二上电工电子实验课时候买的万用表，胜利V97，也得有7-8年了，100多块钱。要考虑每个档位附近的档位，用户完全有可能用错，到底怎么排布才能使得容错率最大？最后加一句，大家做事要细心，不要像我全部装好了螺丝，才发现旋钮装反了。最后组装起来调试下，短接表笔，旋转到电阻档，0 ohm附近即可。他的工作原理比较简单，就是通过旋转不同的档位，选通不同的通路，这几天装灯暖浴霸，需要用到万用表，有点坏了，拆出环形的导电条，用洗板水和棉签，擦拭干净。，短接红黑表笔，出现几百欧，甚至无穷大。
2023-04-20 08:04:24
1658
原创 AC耦合电容的选取
在高速串行互连系统中，采用在互连通道中串联 AC 耦合电容，实现不同电平信号互连时的隔直作用。这个电容值的选取，我在技嘉的B75的SATA接口，看到了选取的是0.01uF。PCIE的接口上，看到了0.22uF。
2023-04-20 07:59:41
772
1
原创 示波器带宽测试方法
（5）示波器设置：Pk-Pk电压，average 16次，trigger noise？（3）线缆：测试用的1X探头，BNC接口的同轴线缆，这种同轴线缆很容易达到1G以上的带宽。示波器带宽是正弦曲线输入信号被衰减到信号实际幅度的70.7%的频率，称为-3dB点。这虽然是一个示波器很小的知识点，但是我几乎很少看到会有资料/文档写到这方面的知识。（1）垂直时基：对输入信号的振幅，似乎测试中打满了屏幕70-80%而且要找1990~2010年附近的，过早的机器太老。我在Tek校准/维修的文档上面找到的。
2023-04-20 07:53:22
1413
原创 如何理解电容电流超前电压90度
这段话确实打开了我的思路，后来我回忆到在《电路》教材，邱关源、罗先觉老师的书籍里面介绍电容电感上的电压/电流，超前滞后关系，那一章的标题是 “正弦稳态响应”。应当是强调了正弦信号的激励，而且条件是稳态的时候， 元器件的电压电流超前滞后关系。如果我把电压看作激励，电容上的电流看作响应，响应不可以超前激励，AB看上去矛盾。不仅是锤人有这种“滞后”的效果，“物理可实现”的系统均是滞后的。关于B的理解在信号与系统这本书有，肯定是正确的，我们试想一下，这边我的想法是电压刚加上去，电压和电流是一起出现的，
2023-04-20 07:49:47
2006
原创 [debug008]_I2C_CLK容性负载导致access失败问题
因为做的次数多了，就成了熟练工，想起我刚工作前几周每隔几天都要问公司的前辈，我这I2C怎么又不通了…三板斧，直接量I2C/SDA对地IO阻值，clk 几K、sda几M，没有太大异常，因为有上下拉电阻。clk跳变沿，短路的脉冲更窄，容性负载应当脉冲更宽，谁更容易产生振铃？CLK信号 drive不动，看波图疑似clock对地短路/存在较大容性负载。因为有先前 [debug04]GPIO对地短路问题 的经验，波图极其相似。拆除电容，故障恢复，结题~放大看一下，这些上下脉冲，其实就是clk的正负边沿。
2023-04-20 07:45:03
115
1
原创 [debug007]_损坏的IO
直接就发现异常了，MDIO对地182 ohm，边上一颗一模一样的IC对地有5.2M ohm。查这颗IC的datasheet，MDIO default默认pullup，内部有上拉电阻，但是output却是0，相矛盾。上电用示波器查信号，振幅小了不少，可能连HV的阈值都达不到，访问reg有一次access成功了，99%都是失败的。直接上电后量MDIO的电压，发现是0V。现象：以太网PHY芯片的MDC/MDIO无法正常access，reg不能访问。拆除IC更换新IC，故障恢复，结题~
2023-04-20 07:41:17
119
原创 [debug006]_被I2C上了一课
不得不说，DD是个女孩子做code还是很细心做的，除了一些I2C协议意外中断，reg地址位出错，导致I2C状态机跑飞，必须reset才能解掉，除此之外没有太大问题，RTL一次通过连续读，连续写。这个问题难以寻找原因是因为前面的SDA和CLK都没有发现什么bit异常，reg addr是正确的，reg data[31:8]也是对的，只有reg_data[7]存在下冲/回沟，只错1bit。虚线框图内为IC吐出的数据，错误的位置。后来仔细研究，把读到的值右移一位，部分数据和预期的0x93重合。
2023-04-20 07:34:03
260
2
原创 [debug004]_GPIO对地短路问题
这里应当注意当GPIO output对地短路的时候，由于不知道短路是怎么个load，比如相当于几十uF的电容？比如对地相当于接了一个50 ohm电阻？等等但是应当注意到本次波图中，GPIO output时钟信号出现了“推不动”现象，输出赋值不符合预期（边沿大约只能到1/2 VCC），HV的方波几乎没有，只是在边沿处看到一些冲激。A.冲激的周期与出现的时刻，能够协助你判断master无故障。B.冲激的高度达不到high voltage能够协助你判断GPIO可能推不动了。沈土豪的书屋。
2023-04-20 07:28:06
357
原创 [debug003]_时钟信号边沿回沟，造成D触发器误触发问题
回沟出现的位置可能和L0、L1、L2的长度都有关系，解决方案也很简单，R0 R1 R2源端串接给个几十欧（预留33欧电阻，因为它用的多便宜，49欧，50欧，63欧，100欧都是可以的，）。Rabcd终端并接可能也能解（预留not install）。示波器查信号线质量，发现sclk边沿出现回沟。可能会认为下一个clk已经到来。串行数据线sclk，sdata，时序逻辑IC出现输出某bit与预推的数据流不符合，某个bit出现偏移。增加R1R2，鲁莽一点给个几十欧，信号质量恢复回沟消失。SI理论的东西我也看不懂。
2023-04-20 07:18:48
819
原创 可调电位器/滑动变阻器拆解
昨天拆了一个滑动变阻器，想一探里面的工作原理。顺带把一些高清大图都留了下来。这是一个正常的滑动变阻器，我们把它拆解后:得到一个带弹片的塑料齿轮，一个手柄壳子，还有一个三端的圆弧条状的电阻。旋转的杆子边上有啮合的齿，带动齿轮旋转，装进齿轮就成了下图这样，齿轮围绕着圆心，有一个弹片，用来接触条形的电阻下面说下这个条形的电阻，从左到右我们依次，编号1－2－3引脚。1，3引脚直接接的条形电阻的两端，所以是滑动变阻器的满量程电阻值，比如我的型号为20K。2引脚会通过弹片连接到电阻条和中心点。变阻示意图，
2022-12-08 09:54:13
5822
1
原创 示波器参数
在硬件开发中，通常也就看看常见协议（I2C/SPI/各种总线等），量量晶振，测测信号振幅，电源噪声纹波，逻辑电平，信号边沿，上电时序，上电波形，数字电路建立/保持时间等等。引用下TEK的大佬写的一篇文章，大家可以思考下，采样率不足，但是屏幕上不是一次采样的值，会不会漏掉你想要的波形呢？我提一点，示波器图形化的界面，print到屏幕上的，实际上是通过处理了，不是一次采样的图。的数据点，然后进行压缩，显示在显示屏幕的像素中。我曾在TEK的示波器上看到带宽可配的选项，有HW带宽，还有DSP增强后的带宽。
2022-10-06 23:27:06
661
原创 梯形波的傅里叶级数分解
今天有点忙，上午办事，下午要睡觉，晚上要做一个题目，周五是在徘徊犹豫的边缘，这题做不做，这题搞一下一定是要3-4个小时左右。事情起因这样：前几天在CSDN 硬件工程师炼成之路 大佬 的一篇文章《不同的反射系数，信号的是怎样的呢？》写的很好，里面大概是讲了源端发射到终端，用信号反射的观点，去计算源端和终端的电压波形。用的是梯形波：傅里叶级数真的优雅，一般书本上的习题也都是三角波、矩形波，积分起来相对容易。脑子里突然一热，想把边沿可变+脉宽可控的梯形波，用傅里叶级数分解掉。
2022-09-04 01:18:04
6956
7
原创 示波器电源测试交流耦合的陷阱
有时候我们测量电源质量时为了去除直流分量，会开启示波器的AC COUPLE功能，或者使用DC BLOCK滤除直流分量。然而这个动作很有可能让你蒙蔽双眼，看不到下图这种电源上低频的电压漂移（drift）。所谓的直流分量，就是叠加在交流信号上的共模电压。例如，红线y1=cm+sin(f1.*t)，中间的黑线2 V就是共模电压(cm)。红色的正弦“驮载”在2V上。y2=sin(f1.*t)就是去除了直流分量的交流分量了。
2022-09-02 09:10:59
711
原创 评估电源质量20M带宽限制的问题
首先抛出我的观点：测量电源质量，使用全带宽，个人不认可20M带宽限制，示波器有多少带宽就用多少带宽。电源质量=纹波+噪声，纹波从技术上可能确实不可能太高，开关频率有决定，20M或许也够，但是绝大多数工程师，面临的是测量IC在板子上，输出端滤波电容两端的电源质量。最后再补几句：1.电源质量包括纹波+噪声，纹波对于小型DCDC消费级电子产品，没有意义，如果哪家IC厂做出来应用于0.9V，纹波又大到50 mVpp，那是一件很奇怪的事情。2.用1:1的探头也是在耍流氓，因为它带宽实在太低了。.........
2022-08-28 11:26:46
1277
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人