在Liberty格式文件中,某个Cell,需要有clock_gating_integrated_cell,才能让EDA工具认识到,该Cell是一种ICG。
不同的clock_gating_integrated_cell的设置,需要在DC设置set_clock_gating_style时做相应的设置,才可能被使用到,下面列举一些常用的设置。
同时,在ICG的不同Pin上,必须有以下属性,来告诉DC该Pin在ICG的使用中是什么功能(这里只列举常用的信息):
clock_gate_enable_pin | 该pin是时钟使能控制信号 |
---|---|
clock_gate_out_pin | 该pin是时钟输出信号 |
clock_gate_clock_pin | 该pin是时钟输入信号 |
clock_gate_test_pin | 该pin是scan_enable或test_mode信号 |