qq_36480087的博客

浅谈JTAG接口

INTEST/EXTEST SCAN 的学习

显卡BIOS是什么BIOS load操作系统的过程

eeprom和flash的区别

文章目录MOS器件MOS管和三极管对比MOS分类MOS管输出特性曲线和转移特性曲线MOS器件MOS管和三极管对比三极管是利用Ib的电流去控制电流Ic的，所以说三极管是电流控制电流的器件。而MOS管是利用VGS的电压去控制电流Id的，所以说MOS管是电压控制电流的器件。MOS分类N沟：沟道载流子类型为电子；P沟：沟道载流子类型为空穴；增强型：氧化层下面的衬底在零偏压时不反型；耗尽型：栅压为零时氧化层下面已经存在沟道；MOS管输出特性曲线和转移特性曲线以N沟增强型MOSFET为例

CMOS集成电路电阻实现方式:1.多晶硅电阻2.MOS管电阻3.电容电阻参考:CMOS集成电路设计中电阻设计方法

要把一个字节单元中的两位十六进制数字转换成ASCII码，需要先分离这两个数字，即把高4位和低4位分开然后转换成各自的ASCII码。转换时，按0~9和A~F两种不同的情况，采用分支，分别处理，0~9的数字，加30H，而A~F的数字，加37H。if(a[i]<=9){a[i]=a[i]+0x30;}else{a[i]=a[i]+0x37;}...

iGPU和dGPU分别指的是集成在CPU中的集成显卡和独立的专用显卡。iGPU : integrated GPU, GPU that’s in the CPU.dGPU : dedicated GPU, your actual graphic card.

SPI协议详解（图文并茂+超详细）

L2 Cache

转载学习：MBIST存储器内建自测试

Insight into the OpenHBI Die-to-Die Standard晶粒间连接专用并行 PHY IPHBI, a New Standard to Connect Your Chiplets

VIA pillar/ladder原文链接：介绍一下芯片的VIA pillarVia pillar，又可以叫Via ladder。貌似Cadence家喜欢叫pillar，synopsis喜欢叫ladder，我也不知道它们为啥不能统一一下名称。这应该是这两年新出的概念，主要应用在5nm及以下先进工艺制程中。我就以我个人的理解稍微介绍一下这种技术。Pillar，柱子，ladder，梯子。它指的是这样一种结构：当需要把金属从低层连到高层时，比如M1到M5，每一层都多添加一些shape，这些shape分别

以下内容均为转载，供个人学习之用，版权归原作者所有，侵删。先进工艺中的Cut Metal与 Metal Extension技术A Heuristic Approach to Fix Design Rule Check (DRC) Violations in ASIC Designs @7nm FinFET Technology后端进阶系列：Innovus+ICC2对比7nm工艺的后端实现（物理篇）...

聊一聊Lockup LatchLatch | Time BorrowingLockup latch – principle, application and timing

一下内容均为转载，版权归原作者所有，侵删。14nm工艺到底是什么样子的？先进封装的“四要素”

以下内容均为转载，供自己学习查阅之用，版权归原作者，侵删。聊一聊Lockup LatchLatch | Time BorrowingSTA | Logical DRCblock与top的时序差异分析，建议收藏在接口时序约束中为什么设置虚拟时钟（virtual clock）?set_false_path 与 set_disable_timing 的区别盘点数字IC后端实现中clock skew大的各种场景...

转载来源：IC Compiler II（ICC II）后端设计流程——超详细

文章目录基础概念各种文件OCV时序相关FormalityDFT时钟树综合CTS寄生参数提取芯片后仿IR-drop问题ECOPV思考以下内容均为转载，供自己学习查阅之用，版权归原作者，侵删。基础概念Cell的Rise delay和Fall delay、Rise transition和fall transitionTransition time与slew time的联系与区别不同的std filler cell各种文件数字后端-关于MAP文件technology file简介tech file

以下内容均为转载，供个人学习查阅之用，版权归原作者所有。MUX变身大法2021乐鑫科技校招芯片岗提前批真题解析(修正版）求职攻略| 2021年校招提前批第一枪（vivo芯片设计岗）求职攻略| 紫光展锐笔试题最全合集数字芯片实验室IC笔试题2020汇顶校招芯片岗真题解析时序分析题数字IC设计工程师笔试面试经典100题已看一道简单的笔试题_时钟切换电路（Glitch-free clock switching circuit）2020华为海思校招芯片岗真题解析修正版（1）2020华为海思

以下内容均为转载，供自己学习查阅之用，版权归原作者，侵删。你要的都在这里 - 数字IC设计EDA软件教程整理（超级全）Spyglassspyglass check 规则解读Clock Domain Crossing, 跨时钟域检查VCSVCS入门教程VCS与Verdi的联合仿真后仿详解 - 用VCS对布局布线后的门级网表进行仿真VCS门级仿真系列文章之sdf文件和$sdf_annotateMakefile脚本应用-VCS与VerdiGVIM常用命令DCDesign Compiler

以下内容均为转载，供自己学习查阅之用，版权归原作者，侵删。基础知识“ 一网打尽 ” 二进制、格雷码、独热码编码方式FIFO如何设计一个同步FIFO（一）CDC干货大放送之CDC工程经验总结–CDC的那些事（7）完结篇IC/FPGA设计——跨时钟域处理之握手（1）IC/FPGA设计——跨时钟域处理之握手（2）时钟分频面试题分析 – 时钟分频电路时钟分频系列——偶数分频/奇数分频/分数分频奇分频与偶分频状态机IC/FPGA设计之复杂序列检测肝了2w字长文，教你如何写好状态机

以下内容均为转载，供自己学习查阅之用，版权归原作者所有，侵删白山头学脚本Tcl加快TCL脚本运行速度的七个习惯提高TCL脚本运行速度另外一招做过5G后端工程师如何用tcl实现placeblock

以下内容均为转载，供自己学习查阅之用，版权归原作者所有，侵删。一文看懂target_library和linK_library的区别逻辑综合与布局布线中的Area recoveryDC、DCT与DCG高扇出网络综合需要考虑的因素Debug | Genus 跟Innvous 中cell 的命名规则SDCMulticycle Path怎么设？看这篇就够了为什么异步时钟不要设false pathGray Code异步FIFO的多种约束方式《笔记》| 深入解析disable timing《笔

以下内容均为转载，供个人学习查阅之用，版权归原作者所有。后端面试高频问题数字IC后端实现面试精选300问数字IC后端实现面试精选300问（面试系列连载）

以下内容均为转载，供个人学习之用，版权归原作者所有，侵删低功耗低功耗设计技术汇总低功耗设计基础：概念篇低功耗设计基础：Multi-Bit Cell完全解析低功耗设计基础：Multi-Vth低功耗设计基础：Power Gating详解低功耗基础：Body BiasPower Gating的设计(模块)低功耗设计之RTL级降低功耗UPF与低功耗设计实现实例 – 附UPF与DC综合脚本...