低功耗基础概念——isolation cell

本文详细介绍了低功耗设计中的PowerGating技术,并重点探讨了隔离单元(Isolation Cell)的工作原理及其在电源关闭时如何确保信号稳定。此外,还讨论了隔离单元在不同模块间的最佳放置位置。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

低功耗设计基础:Power Gating详解

低功耗设计基础:Power Gating详解

isolation cell是shutdown模块和always on模块之间的接口。

当信号从一个module传入另一个module,如果shutdown模块的电源关闭,则输出信号可能出现不可预测的数值,若此数值传递给always on模块,可能会导致功能出现问题。因此需要将电源关闭module的输出信号和其他module隔离开来,给所有的边界信号加入isolation cell(ISO)。

Isolation cell的作用在于在电源关掉之后,将某个信号电位固定到高电位或低电位,保证输出的信号是一个确定值(1或0)。其原理也很简单,基本上等同于AND或者OR门。

而电源打开时,Isolation cell则表现的像一个Buffer,输出等于输入即可。同时,如果被关断的电路输入固定电压,也可能产生对地的电流,Isolation cell可对该部分电流进行保护。一般来说Isolation Cell的输出部分有较大的电容负载,也就是说Isolation Cell的延时将会比较大,对时序有一定的影响,是需要注意的。

在这里插入图片描述

为了保证isolation cell能够在power down的时候仍然能够正常工作,一般来说isolation cell都会有一个primary power和一个secondary power,后者能够保证前者power down时器件仍然能够工作。

关于isolation cell的插入位置,我们需要决定是放在power gated module (source module)内还是always-on module (destination module)内。

摆放在 source module 的ouput 端一是可以节省所需要的 isolation cell 数量(考虑一个模块引脚的输出连到多个模块引脚的输入的情况),二是便于check。

摆放在destination module的input 端优点是 isolation cell 需要 always-on 的 power。若放在 source module的output端,还需要引 always-on 的 power rail 过来。

不管放在那里,其power的连接都需要额外的注意。isolation放置的地方都需要gated power和always-on power同时存在并且物理和逻辑连接都正确,因此经常会把isolation cell指定一个固定的区域放置,可以选择在此区域中打上两种不同的power stripe和power rail来连接它们,抑或选择让工具以自动routing的方式将secondary power连接起来,后者主要在非先进工艺中才可能出现。
在这里插入图片描述

对于数字后端实现而言,这个Isolation cell需要在综合阶段编写upf,让工具自动插入。

如果在source module进行 output isolation,那么需要避免power-gated buffer被插入到isolation cell的输出信号后面。

如果在destination module进行input isolation,在布局布线阶段,需要将ISO cell的input pin设置dont_touch,防止在PD2 输出信号和ISO cell之间插buffer。(个人理解:因为ISO cell是用来保证PD2关断之后,将PD2输出的X态信号转换成稳定的高/低信号,而如果在PD2输出信号和ISO cell之间插入了buffer,在PD2关断时,PD2的输出是X态,插入的这个buffer的状态就会有问题。

低功耗实例——isolation cell及level shifter的选择

低功耗实例——isolation cell及level shifter的选择

### 关于低功耗 UPF 的技术资料和实现方法 #### 什么是统一电源格式(UPF) 统一电源格式(Unified Power Format, UPF)是一种用于描述集成电路中电源管理结构的标准文件格式。该标准由Accellera制定并被广泛接受,旨在提供一种通用的方法来表达设计中的功率意图[^1]。 #### 功率意图的传达方式 为了使EDA工具能够理解设计师对于降低产品能耗的具体需求,在RTL代码之外还需要创建专门说明这些细节的文档——即所谓的“功率意图”。此任务通常是借助编写特定语法下的配置文件达成目的;而在现代SoC项目里,则普遍采用支持更复杂特性的UPF作为载体向综合、布局布线乃至验证阶段传递此类信息[^2]。 #### 主要功能特性概述 - **多电压域定义**:允许在同一硅片上划分不同区域应用各异的工作电平; - **状态保持机制设定**:当进入待机模式时保存重要数据以便快速唤醒继续运行而不丢失进度; - **隔离逻辑插入指导**:确保各部分之间不会因为供电差异造成信号干扰或损坏硬件资源; - **泄漏电流优化建议**:针对静态消耗提出改进措施减少不必要的能量流失现象发生概率。 ```verilog // 示例:简单的UPF片段展示如何指定一个模块属于哪个电压岛 create_power_domain pd_core { set_voltage_level 0.9V; } add_cells_to_domain pd_core {cpu* mem_ctrl}; ``` #### 实际操作指南摘要 在实际工作中,工程师们会依据具体应用场景灵活调整上述各项参数以满足性能指标的同时尽可能节省电力开支。值得注意的是虽然某些高级别的抽象概念比如保留寄存器(retention flop) 或者隔离单元(isolation cell),并不强制要求前端人员直接体现在HDL源码当中,但仍然有必要通过恰当的方式告知后续流程处理环节有关这方面的安排情况,从而让自动化软件可以据此作出合理决策自动添加必要的电路元件辅助达到预期效果。
评论 4
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值