System Verilog 四值逻辑

System verilog中，信号共有4种状态"0、1、x、z"，分别表示低电平、高电平、不确定态和高阻态。对于没有进行初始化的信号，一般处于不确定态（x），高阻态表示该信号没有被其他信号驱动，经常用于有多个驱动源的总线型数据上。

状态	意义
逻辑 0	表示低电平，对应电路 为GND，或逻辑电路输出为低电平。
逻辑 1	表示高电平，对应电路的 VCC，或逻辑电路输出为高电平 。
逻辑 X	表示未知，有可能是高电平，也有可能是低电平。
逻辑 Z	表示高阻态，是一个悬浮状态，如三态门，OC门，OD门等。

• 关于高阻态的理解：
  https://blog.csdn.net/CLL_caicai/article/details/104465002
• 三态门：
  （待续）