Verilog中“X”和“Z”状态和 进制表示

已于 2022-07-19 07:24:49 修改
阅读量8.4k 收藏 7
点赞数 1
分类专栏： FPGA基础学习 文章标签： fpga开发
于 2022-07-08 22:37:14 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_37203760/article/details/125670560
版权

Verilog HDL有4种基本的数值（数据状态）：

0: 逻辑“0”或“假” ；

1: 逻辑“1”或“真” ；

x: 未知；

z: 高阻

其中，x和z不区分大小写。

进行FPGA仿真时，出现的“Z”，指未对该单比特信号处理，该信号处于悬空状态或不定态，若不符合预期，应回到程序中检查，是否对该信号进行了操作。

同理，“X”是指未对该多比特信号处理。

Verilog中的数字就是由以上四类基本数值表示，Verilog中的数字类型分为两种，分别为整数型和实数型，以及非数字类型--字符串型。下划线符号“_”可以随意用在整数和实数中，没有实际意义，只为了提高可读性。如：24等效于2_4。

程序编写或仿真过程中，均需注意进制表示，同一数字在不同进制下意义不同，接下来介绍不同进制的标志符号，以十进制数25为例

B：Binary，二进制，11001 ；

O：Octonary，八进制，31 ；

D：Decimal，十进制 ，25；

H：hexadecimal，十六进制 ，19；

Doreen Zou
关注
  • 1
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Verilog（1）-- 基础知识
m0_49911637的博客
11-18 1856
Verilog HDL基础
EDA/PLD中的Verilog HDL条件语句
12-09
这里的`condition_1`、`condition_2`是布尔表达式，当它们的值为非零（逻辑1或非X非Z状态）时，对应的`procedural_statement`会被执行。如果`condition_1`为0、X或Z，那么`procedural_statement_1`不会执行，程序会...
Verilog数值之“x”和“?（z）”
蒋楼丶的博客
03-23 3348
但是，在其他情况下，‘x’ 和 ‘?例如，在模拟时，使用 ‘x’ 可以使得模拟器能够模拟出信号的所有可能取值，从而更加准确地模拟电路的行为；此外，在编写测试程序时，也需要注意 ‘x’ 和 ‘?实际上，在有些情况下，‘x’ 和 ‘?’ 可以视为等价的。例如，当我们对一个寄存器进行赋值时，如果某些位的值是不确定的，那么这些位的值会被随机地初始化为 0 或 1。’ 来表示这些未知的位，因为它们的实际值是不确定的。在实际设计中，应根据具体情况选择合适的表达方式，并在使用过程中注意它们的差别，以避免潜在的问题。
03 Verilog HDL 语法
lf282481431的博客
01-29 1799
Verilog HDL（Hardware Description Language）是在 C 语言的基础上发展起来的一种硬件描述语言（用它可以表示逻辑电路图、逻辑表达式、数字逻辑系统所完成的逻辑功能等）具有灵活性高、易学易用等特点。Verilog HDL 可以在较短的时间内学习和掌握，目前已经在 FPGA 开发/IC 设计领域占据绝对的领导地位。
Verilog中的X和Z值
11-09 5493
X or Z values Verilog has two symbols for unknown and high impedance values. These values are very important for modeling real circuits. An unknown value is denoted by an x. A high impedance value is denoted by z. 12'h13x // This is a 12-bit hex number; 4
加深对Verilog中x态和z态的认知
热门推荐
kevindas的博客
01-18 2万+
一、什么是x态和z态 x态：表示Unknown，仿真发生了不能解决的逻辑冲突。 z态：表示HiZ、High Impedance、Tri-State、Disabled Driver。 ——《Verilog编程艺术第7章》 二、仿真时为什么会产生x态和z态 产生x态原因之一：四态逻辑的默认初始值为x态，如果未对逻辑复位（reg或者ram），那么为x态； 产生x态原因之二：后仿真，时序违例后使用notifier将输出端口置为x态； 产生x态原因之三：线网信号存在多个驱动，多个驱动之间相互冲突； .
12.Verilog中的casex和casez
weixin_52002922的博客
07-23 627
【代码】12.Verilog中的casex和casez。
verilog语法-006—case、casex、casez
IC小鸽的博客
03-27 4459
verilog语法-006—case、casex、casez 1、使用规则 在rtl仿真中，x和z是两个情况，而在综合时被视为一种情况。因此在需要综合的代码中，是不允许出现x和z的。verilog使用规则如下： case 分支中不允许出现x、z、？ 可以使用casez，但是不允许使用z和x 禁止使用casex语句 2、case 分支中不允许出现x、z、？ case语句中出现“x”，“...
verilog 不定态(X态)传播
geter_CS的博客
03-07 9199
verilog语法中if else 和case语句是不能传递x态的。if(1'bx)会默认为0即false，对于case(1'bx)，如果有默认default的分支语句，则会匹配到default的语句，如果没有default语句则不会匹配到任何语句。如下代码和波形： module top_module(); reg sel; reg [1:0]out1; reg [1:0]out2; reg [1:0]out3; wire [2:0]out4; `p
cordic.rar_CORDIC verilog_cordic_verilog
09-14
1. **初始化**：设置初始状态，如向量的X和Y分量，以及旋转步长（通常是一个固定的二进制小数）。 2. **迭代循环**：在每次迭代中，根据当前的旋转方向（正或负）对X和Y进行位移。这个方向通常是通过比较目标值和...
Verilog华为教程.doc
06-12
3. 内部信号：内部信号为 reg 类型，内部信号信号的状态有四种：0、1、x 和 z。 4. 逻辑功能描述：assign 描述组合逻辑电路，always 既可以描述组合逻辑电路又可以描述时序逻辑电路。 5. 常量格式：Verilog 语言中...
Verilog HDL与modelism仿真实验.docx
06-03
- 首先，编写状态机的Verilog代码（state_detect.v），定义状态变量、状态转移条件以及输出Z的逻辑。 - 其次，编写分频器模块（divide_40.v），使时钟频率匹配码流速率。 - 在顶层文件（sequence_detect.v）中，...
Verilog语法极简手册
04-16
- **逻辑状态**：Verilog有4种逻辑状态：0（低电平），1（高电平），x/X（不确定或未知），z/Z（高阻态）。 - **整数常量**：表示方式为`+/-’<base><value>`，其中`size`是位宽，`base`是进制，`value`是数值。...
Verilog X态的检测
qq_41661593的博客
12-15 895
IC模块输出信号x态的检测。
Verilog基础：仿真时x信号的产生和x信号对于各运算符的特性
前进，才知道自己的渺小
11-18 2956
Verilog基础信号爆x也许是所有IC人的噩梦，满屏的红色波形常让人头疼不已，但x信号的产生原因却常常只有几种，只要遵循一定的代码规范，就可以避免产生信号中出现x的问题。最常见问题就是使用了未初始化的reg型变量，因为reg型变量在被创建后使用默认值x。如果在初始化变量之前在其他地方提前使用了，便有可能造成x态的传播。为了避免，可以给所有时序逻辑中用到的reg型变量赋初值（不可综合），但更为推荐的是为所有时序逻辑中使用到的reg型变量添加复位逻辑（可综合）并确保复位，如下所示。
你可能误解了Verilog中的x态
weixin_61092302的博客
11-06 1230
说一个真实项目中的案例：同学在仿真开始的一段时间里时看到某enable使能信号是x态，此时模块的所有输出也都是x态，因为都是x态也没有信号变化，他就以为模块没有正常开始工作，所以只关注了复位后的模块状态。既然实际并不存在x态，为什么我们还需要重视并排除x态呢，因为x态代表了电路有50%的可能性在高电平，有50%的可能性在低电平，如果你的芯片中有一个63位的控制寄存器，那么你的芯片就会随机进入1/(2^64)的状态中一种，俗称跑飞了。另外，“===”和“==”在关于x态的判断中也有区别，应当留意。
Verilog基础（一）——数据类型、运算符
BIGMAC的博客
11-06 2181
Verilog基础（一）——数据类型、运算符1. 数据类型1.1 常量1.2 参数1.3 传参示例1.4 变量1.4.1 Wire型1.4.2 Reg型1.4.3 Memory型2. 运算符2.1 赋值运算符2.1.1 阻塞赋值运算符2.1.2 非阻塞赋值运算符2.2 位拼接运算符2.3 运算符的优先级 本文主要介绍verilog基础模块，主要讲述verilog语言中的数据类型、运算符。 1. 数据类型 1.1 常量 整数：整数可以用二进制b或B，八进制o或O，十进制d或D，十六进制h或 H表示，例如，8’
Verilog语法
qq_45890466的博客
03-28 812
Verilog 数值表示 Verilog HDL 有下列四种基本的值来表示硬件电路中的电平逻辑： 0：逻辑 0 或 “假” 1：逻辑 1 或 “真” x 或 X：未知 z 或 Z：高阻 x 意味着信号数值的不确定，即在实际电路里，信号可能为 1，也可能为 0。 z 意味着信号处于高阻状态，常见于信号（input, reg）没有驱动时的逻辑结果。 整数数值表示方法 数字声明时，合法的基数格式有 4 中，包括：十进制('d 或 'D)，十六进制('h 或 'H)，二进制（'b 或 'B
实验三 FPGA使用Verilog HDL设计加法器
最新发布
m0_74102824的博客
07-22 287
无。
verilog中casex和casez
03-16
Verilog 中的 casex 和 casez 是两种不同类型的 case 语句，用于在多种可能的值中选择一个语句进行执行。 casex 语句用于处理未知状态（'x' 或 'z'）。在这种情况下，如果变量的值为 'x' 或 'z'，则不会执行任何语句。 casez 语句与 casex 类似，但是对 'z' 状态进行了特殊处理。如果变量的值为 'z'，则会执行与该值相对应的语句。 举个例子： ``` casex (sel) 4'b0000: out = 1'b0; 4'b0001: out = 1'b1; 4'bxxxx: out = 1'bx; endcase casez (sel) 4'b0000: out = 1'b0; 4'b0001: out = 1'b1; 4'bzzzz: out = 1'bz; endcase ``` 上面这段代码中，casex和casez语句都使用了sel变量作为选择条件，不同的是, casex 中的 4'bxxxx 和 casez 中的 4'bzzzz 分别表示对x和z进行特殊处理。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值