Verilog中三态门（高阻态）的理解与例子

最新推荐文章于 2024-04-28 00:15:00 发布
最新推荐文章于 2024-04-28 00:15:00 发布
阅读量2.4w 收藏 85
点赞数 10
分类专栏： 数字IC基础 # 数字IC/FPGA/Verilog基础 文章标签： verilog fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/CLL_caicai/article/details/104465002
版权

以前只知道电路的输出有高阻态，但是对高阻态的理解不够，对高阻态的用法也不清楚，直到用Verilog实现单端口SRAM时，才有了一个进一步的认识，记录如下；

Verilog实现单端口SRAM的内容见：Verilog实现RAM(2-单端口同步读写SRAM)  此处不再赘述

一、百度百科概念照搬

高阻态是一个数字电路里常见的术语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，随它后面接的东西定的。

简介：在电子学中，高阻态（英语：High impedance）表示电路中的某个节点具有相对电路中其他点相对更高的阻抗。这个概念在三态逻辑、上拉电阻中有所涉及。在

最低0.47元/天 解锁文章
CLL_caicai
关注
  • 10
    点赞
  • 踩
  • 85
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
（25）Verilog实现三态门（inout）
m0_46498597的博客
11-20 1979
FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究，主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同，FPGA在通信行业的应用比较广泛。
电路常识性概念之——三态门与高阻态的概念及应用
08-09
本文为读者介绍了三态门与高组态的概念以及其各自的应用，供读者参考学习。
verilog中的inout端口与三态门、高阻态的使用
qq_43550399的博客
10-20 7380
高阻态 百度百科：高阻态是一个数字电路里常见的术语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，随它后面接的东西定的。 在电子学中，高阻态（英语：High impedance）表示电路中的某个节点具有相对电路中其他点相对更高的阻抗。这个概念在三态逻辑、上拉电阻中有所涉及。在硬件描述语言（如Verilog HDL和VHDL）中，高阻态通常用字母z来表示。 当一个器件具备高电平、低电
verilog 中三态门的代码实现
最新发布
m0_73019469的博客
04-28 482
en0 为 0，en1 为 1 时，1 通道打开，双向 IO bio 就等于 1 通道的 din1，1 通道向外发送数据，0 通道接收数据，dout0 等于 bio；当 en0 为 1，en1 为 0 时，0 通道打开，双向IO bio 就等于 0 通道的 din0，0 通道向外发送数据，1 通道接收数据，dout1 等于 bio。其中 en 为使能信号，用于打开关闭三态门，下面的 RTL 图即是实现了双向 IO，可参考代码。在 FPGA 使用中，经常会用到双向 IO，需要用到三态门，如。
电路常识性概念（7）-三态门与高阻态
月隐博客
04-21 4187
电路常识性概念（7）-三态门与高阻态 2008-05-28 17:50       三态门，是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态——高阻状态的门电路。高阻态相当于隔断状态（电阻很大，相当于开路）。 三态门都有一个EN控制使能端，来控制门电路的通断。 可以具备这三种状态的器件就叫做三态(门,总线,......).          计算机里面用 1和0表示是
1、Verilog的基础知识
Rodinnn的博客
10-31 3336
Verilog的基础知识 目录 Verilog的基础知识 1.1、Verilog模块的定义与构成 1.2、基本语言要素 1.2.1、词法约定 1.2.2、数据类型 1.2.3、操作符及其表达式 1.1、Verilog模块的定义与构成 模块是Verilog层次化设计的基本构件，代表一个基本的功能单元。 每个模块由几个部分组成，包括模块名称、端口列表、数据类型说明、内部变量定义和电...
Verilog 基础（1）
qq_45949798的博客
09-28 2152
Verilog基础知识总结
verilog自加为什么会出现高阻态
taccc的博客
07-30 3085
自加输出高阻态的原因
FPGA_Verilog 基础模块
qq_43543515的博客
06-02 337
Verilog 基础模块参考，黑金动力社区 1、数据类型 **整数：**整数可以用二进制 b 或 B，八进制 o 或 O，十进制 d 或 D，十六进制 h 或 H 表示，例 如， 8’b00001111 表示 8 位位宽的二进制整数，4’ha 表示 4 位位宽的十六进制整数。 X 和 Z：X 代表不定值，z 代表高阻值，例如，5’b00x11，第三位不定值，3’b00z 表示最低位 为高阻值。 **下划线：**在位数过长时可以用来分割位数，提高程序可读性，如 8’b0000_1111 参数 paramete
Verilog基础
weixin_39531525的博客
11-23 1035
1）逻辑值 逻辑0：gnd 逻辑1：VCC 逻辑X：1/0 逻辑Z：高阻态 2）数据表示 二进制：4’b0101（四位二进制数5 ，二进制表示0101，《8421》） 十进制：4’d9 （四位十进制数9 ，二进制表示1001，《8421》） 十六进制：4’hf （四位十六进制数15 ，二进制表示1111，《8421》） Quartus无位数及格式时，默认为32位十进制 例如：16’b1001_10...
EDA/PLD中的Verilog HDL的三态门
12-09
三态门有:bufif0 bufif1 notif0 notif1这些门用于对三态驱动器建模。这些门有一个输出、一个数据输入和一个控制输入。三态门实例语句的基本语法如下：tristate_gate[instance_name] (OutputA, InputB,ControlC);　第...
三态门在FPGA中的实现与仿真
08-10
《三态门在FPGA中的实现与仿真》 在现代数字电路系统中，三态门是一种不可或缺的逻辑组件，尤其在处理多设备共享总线的场合。随着FPGA（Field Programmable Gate Array）技术的发展，三态门的硬件描述语言实现和...
02-逻辑门、三态门、mux等_verilog_mux逻辑门_三态门verilog_seriousbqq_
10-04
本文将深入探讨Verilog中的逻辑门、三态门以及多路复用器（MUX）的设计方法。 首先，逻辑门是数字电路的基本构建块，包括与门、或门、非门、异或门等。在Verilog中，这些基本逻辑门可以通过运算符直接表示。例如，...
i2c三态门使用(基于Verilog)
04-11
基于Verilog的i2c三态门使用，需要理解i2c协议的基本原理和Verilog语言的编程特点。 i2c协议的基本原理是基于主从结构，即一个主机（master）和一个或多个从机（slave）。主机负责控制整个通信过程，从机则响应主机...
VHDL Verilog 实现三态门的源程序以及testbench代码
02-27
1）VHDL 语言下同步、异步三态门的实现和仿真； 2）VerilogHDL 语言下同步、异步三态门的实现和仿真；
FPGA学习（二）——Verilog基础语法
m0_56145255的博客
06-13 1115
：表示低电平，也就对应我们电路GND； ：表示高电平，也就是对应我们电路的VCC； ：表示未知，有可能是高电平，也有可能是低电平； ：表示高阻态，外部没有激励信号，是一个悬空状态。 Verilog数字进制格式包括二进制、八进制、十进制和十六进制。 一般常用的为二进制、十进制和十六进制。 二进制表示如下：4’b0101表示4位二进制数字0101 十进制表示如下：4’d2表示4位十进制数字2（二进制0010） 十六进制表示如下：4’ha表示4位十六进制数字a（二进制1010）用于定义模块名，端口号，信号名等。
【Verilog】高级语句
horizon_ys的博客
08-21 1762
Verilog高级语句 结构语句 initial 和 always ​  initial语句在模块中只执行一次。常用于测试文件的编写，用来产生仿真测试信号（激励信号），或者用于存储器变量赋初值。 ​  always语句一直不断重复，必须和一定的时间控制相结合。 initial begin sys_clk <=1'b0; sys_rst_b <=1'b0; touch_key <=1'b1; #20 sys_rst_n <=1'b1;
Verilog基础（一）——数据类型、运算符
BIGMAC的博客
11-06 2170
Verilog基础（一）——数据类型、运算符1. 数据类型1.1 常量1.2 参数1.3 传参示例1.4 变量1.4.1 Wire型1.4.2 Reg型1.4.3 Memory型2. 运算符2.1 赋值运算符2.1.1 阻塞赋值运算符2.1.2 非阻塞赋值运算符2.2 位拼接运算符2.3 运算符的优先级 本文主要介绍verilog基础模块，主要讲述verilog语言中的数据类型、运算符。 1. 数据类型 1.1 常量 整数：整数可以用二进制b或B，八进制o或O，十进制d或D，十六进制h或 H表示，例如，8’
verilog中三态门怎么写
05-31
在Verilog中，三态门可以使用以下语法进行定义： ``` <gate_type> #(parameter_list) <gate_instance_name> (output <output_signal>, input <input_signal>, <control_signal>); ``` 其中，gate_type 可以是 bufif0、bufif1、notif0 或 notif1，parameter_list 是门的参数列表（例如，延迟时间），gate_instance_name 是门的实例名称，output_signal 是输出信号，input_signal 是输入信号，control_signal 是控制信号。 下面是一个示例代码，使用 bufif1 门实现了一个带有使能信号的双向缓冲器： ``` module tri_gate_example(input data_in, output data_out, input enable); bufif1 tri_gate (data_out, data_in, enable); endmodule ``` 注意，本示例中的 bufif1 门的输出信号 data_out 可以被多个模块共享，但同时只能有一个模块将其设置为有效输出值，其他模块应将其设置为高阻态。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值