电源模块中CNT、TRM和SENSE引脚

最新推荐文章于 2025-04-21 22:50:02 发布
最新推荐文章于 2025-04-21 22:50:02 发布
阅读量1.3w 收藏 31
点赞数 2
分类专栏： 硬件设计 文章标签： DC-DC CNT TRIM Sense
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_36753518/article/details/103152647
版权

今天在使用某DC-DC电源模块时，发现一个CNT引脚，而数据手册并没有说明和相关的应用电路，厂家有点高估普通使用者的能力。
在这里插入图片描述
如上图所示，3号为CNT，经过实际测试，CNT引脚不接也可以正常输出。

引脚名功能
控制功能端（CNT）通过对CNT端高低电平的控制，实现模块输出有效的使能。分为正逻辑和负逻辑，分别对应高、低电平使模块输出有效；
输出调整功能（TRIM）模块通常允许有正负10%的输出电压调整，通过改变输出电压反馈回路的分压比，实现输出电压的微调。通过TRIM端并联电阻，来改变回路的分压值。根据调节误差放大器输入电压采样值或参考电压值的不同方式，可分为正逻辑和负逻辑两种模式。
输出线路压降补偿（Sense）电源的输出电压反馈采样一般都设计在输出Pin上。在用户板当负载线较长，负载电流大时，导线上的压降不可避免。为了保证负载电压为设定值，业界将采样端从输出Pin移到负载端的Sense Pin。设计中通过Vout与Sense间接一小电阻，作为线路压降的分压。以保证Sense端电压近似负载电压。

某模块的应用电路如下图所示，具体电路还需参考实际使用模块的数据手册！
在这里插入图片描述

基于FPGA的手柄遥控排爆机器人
wildridder的博客
12-26 2551
FPGA开发之 游戏手柄遥控排爆机器人 使用对象：PS2游戏手柄，L298N电机驱动模块，履带底盘，6自由度机械臂 使用环境：ISE14.7和BASYS2开发板 1.排爆机器人展示 整体原理简介 该排爆机器人硬件部分为一个履带底盘和一个6自由度的机械臂，通过PS2游戏手柄遥控，fpga开发板接收遥控信号并控制机器人的运动，输出6路PWM波控制6自由度机械臂，还有2路pwm波控制底盘电机。2.Ve
电源模块Trim引脚的应用.pdf
09-13
电源模块Trim引脚的应用pdf,电源模块Trim引脚的应用
LX5-STM32F103C8T6引脚分布与定义
最新发布
云秋菀
04-21 961
GPIO引脚​ 以字母 P 开头的都是 GPIO 引脚查看产品手册可知。
电源模块trim引脚
dianji2015_的博客
02-10 1万+
电源模块trim引脚1.什么是trim引脚？2.使用方法3.总结 1.什么是trim引脚？ 电源模块上有个trim引脚是干啥用的呢？ 有些电源模块，比如隔离型的一般是固定输出，这样会存在一些问题，如电路线损大，到负载端时，得到非理想电压，而是有一定的偏差，如输出5V，实际只有4.5V，另外用户想宽输出范围应用，固定输出无法满足，所以解决办法是增加trim引脚。 trim的意思是修剪，在电源中意思就是调整电压。 2.使用方法 以金升阳的电源模块（VRB2405LD-15WR2）为例，说明怎么用。 下图是引脚定
电源模块
水可马二的博客
01-13 1242
1 内容介绍线性电源以其精度高，性能优越而被广泛应用。开关电源因省去了笨重的工频变压器而使体积和重量都有不同程度的减少，减轻，也被广泛地应用在许多输出电压、输出电流较为稳定的场合。电源分类方法如下图： 2 开关电源随着全球对能源问题的重视，电子产品的耗能问题将愈来愈突出，如何降低其待机功耗，提高供电效率成为一个急待解决的问题。传统的线性稳压电源虽然电路结构简单、工作可靠，但它存在着效率低（只有40
电源上的sense什么意思_开关电源基本术语
weixin_31040629的博客
12-23 5531
ATCA(AdvancedTelecommunicationsComputingArchitecture)高级电信计算架构：主要为了解决电信系统目前面临的系统带宽问题、可扩展性、可管理性问题、现场升级及可互操作问题，并最终降低成本。Artesyn公司ATC210－48D12-03J二路(A路和B路)输入ATCA的总线变换器，输出功率达210W(12V/17.5A)，带有一个3.3V/6W的独...
电源中常见Sense接线端作用
热门推荐
lxm920714的专栏
02-22 3万+
在中高端电源仪器设备里，除了Output+和Output-接线端以外，还有“Sense+”和“Sense-”，这两个Sense接线端的作用简而言之就是调整Output至负载端的输出电源。 由于从电源Output端到负载的线缆存在阻抗（实际非常小，从阻值上看可以忽略），这就会引起在线缆两端产生压降，好比在理想的导线之间加了一个非常小的电阻。比如负载需要24V电源电压，从电源到负载的线缆由于存在阻抗...
电源技术中的基于电流源控制的CNT-FED驱动电路设计
10-15
本文为了实现碳纳米管场致发射显示器(CNT-FED)的产品化，采用CNT-FED阴极电流源驱动方法，研究了CNT-FED亮度的均匀性和非线性调节问题。从分立元件驱动电路设计原理出发，采用了高稳定性阴极电流源像素驱动电路，将...
EDA中的系统总体组装电路的VHDL源程序CNT30.VHD的仿真
01-19
从如图可以看出9该模块首先要读取当前年月（NIAN和YUE），再对该月的天数（MAX_DAYS）进行判断并将结果向外输出。在正常计数过程中，模块实现了从0到天数（MAX DAYS）的循环计数，每实现天数（MAX_DAYS）到0的计数...
EDA/PLD中的EDA中的系统总体组装电路的VHDL源程序CNT30.VHD的仿真
11-15
从如图可以看出9该模块首先要读取当前年月（NIAN和YUE），再对该月的最大天数（MAX_DAYS）进行判断并将结果向外输出。在正常计数过程中，模块实现了从0到最大天数（MAX DAYS）的循环计数，每实现一次最大天数（MAX_...
EDA中的系统总体组装电路的VHDL源程序CNT60.VHD的仿真
01-19
从如图可以看出，CNT60。VHD实现了从0到59的循环计数...当LD端有低电平输入时9说明置数信号（LD）有效，模块将预置数（DATA）56送入计数结果（NUM）中去，计数模块从56开始重新计数。 　如图 CNT60 VHD模块仿真图　:
开关电源各模块原理实图讲解
10-18
开关电源的主要电路是由输入电磁干扰滤波器（EMI）、整流滤波电路、功率变换电路、PWM控制器电路等。
开关电源：过欠压、过流、过温、软启动、CNT保护实际电路详解 硬件工程师电路分析物联网模电单片机嵌入式技术.doc
09-22
通过电路中如图7所示的软启动机制，上电时电源并非立即达到全功率输出，而是先通过继电器K102进行限流，继电器未闭合时，输入电压经过限流电阻缓慢充电至滤波电容，逐渐提升电源输出电压，有效降低了对电网和元器件...
直流电源的SENSE远端电压补偿技术
ljb250013335的博客
03-15 6601
四线测量，线损补偿
知识积累 电源模块的介绍
she666666的博客
12-29 2917
知识积累 电源模块的介绍
APU的Vsense引脚的作用
tianpu2320959696的博客
10-22 2004
2.元器件离板边缘的距离：可能的话所有的元器件均放置在离板的边缘3mm以外或至少大于板厚，这是由于在大批量生产的流水线插件和进行波峰焊时，要提供给导轨槽使用，同时也为了防止由于外形加工引起边缘部分的缺损，如果印制线路板上元器件过多，不得已要超出3mm范围时，可以在板的边缘加上3mm的辅边，辅边开V 形槽，在生产时用手掰断即可。17、电源与地线层的完整性规则：对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。
硬件测试入门-聊聊Sense
songninging的博客
01-24 4060
Sense，英文翻译过来就是感觉（视、听、嗅、味、触）、感知，而在测试测量中指的是设备的远端测量功能，又称为四线法（4-Wrie）测量，主要应用在电源、负载、万用表、源表等设备中。其实现很简单，在原有的电源输出线的基础上，额外增加两根线（sense+、sense-）来采集电压。
diag开关什么意思_请问电工师傅：电源开关上的"1"和"0"什么意思？...
weixin_39722946的博客
11-22 609
几乎所有的电器、灯具和插座上只要带有电源开关必然会出现“|”和“O”两个符号如果只看符号判断“|”和“O”到底代表什么含义呢？你又能分清哪个是电路联通哪个是电路断开么？1表示电源正，0表示电源负；0代表电源断开，1代表电源接通。开关的基本原理解释：开关式稳压电源的基本工作原理：开关式稳压电源接控制方式分为调宽式和调频式两种，在实际的应用中，调宽式使用得较多，在目前开发和使用的开关电源集成...
SCT2450QSTER 芯洲DCDC降压变换器 P2P替代TPS54540Q
Marco_007的博客
03-03 830
SCT2450QSTER 芯洲DCDC降压变换器 P2P替代TPS54540Q
使用quartus和modelsim， vhdl语言，设计一个CNT9999999999,方案一将12个CNT10组成CNT999999999999的设计
03-21
<think>好的，我现在需要帮助用户设计一个CNT999999999999计数器，使用VHDL语言，并通过Quartus和ModelSim进行实现和仿真。用户提到方案一是用12个CNT10级联组成。我需要仔细思考如何逐步构建这个计数器，并确保每一步都正确无误。 首先，我得确认CNT10的设计。用户可能指的是一个十进制计数器，每个CNT10能计数0到9，然后进位。级联12个这样的计数器，每个代表一个十进制位，这样总共可以达到10^12-1，也就是999,999,999,999。每个CNT10的进位输出连接到下一个高位计数器的时钟输入，这样当低位计数器计满回零时，高位计数器加一。这种级联方式常见于多位计数器的设计。 接下来，我需要考虑每个CNT10模块的结构。十进制计数器通常需要四个触发器，因为2^4=16，但十进制只需要10个状态。所以需要设计一个状态机，在计数到9时产生进位信号，并在下一个时钟上升沿复位到0，同时进位输出有效。这里需要注意同步复位或异步复位，根据设计需求决定。不过一般来说，同步复位更可靠，避免毛刺。 然后是顶层设计，将12个CNT10实例化，并将它们的进位信号正确连接。每个CNT10的进位输出应作为下一个计数器的时钟输入。但这里可能有问题，因为通常进位信号是一个脉冲，而计数器的时钟需要是边沿触发的。如果直接连接，可能会导致计时问题，比如竞争条件或毛刺。可能需要使用进位信号作为高位计数器的使能信号，而不是直接作为时钟。或者，确保进位信号在低位计数器溢出时产生一个上升沿，触发高位计数器。这需要仔细设计进位信号的生成时机。 另外，每个CNT10的时钟输入需要正确处理。第一个计数器的时钟是系统时钟，后续的时钟来自前一级的进位。但是，如果使用进位作为时钟，可能会引入时钟偏移等问题。更好的方法可能是使用同步使能信号，即当低位计数器计满时，高位计数器在同一个系统时钟边沿递增。这样所有计数器都使用同一个时钟，避免多时钟域问题。不过用户提到的是方案一，可能还是传统的级联方式，即每个进位作为下一个的时钟。 需要检查VHDL代码中如何连接这些进位信号。每个CNT10模块应该有clk输入，reset，cnt_out输出，以及carry_out输出。在顶层，第一个CNT10的clk接系统时钟，reset接全局复位。carry_out接第二个CNT10的clk，依此类推。但需要注意的是，这样每个后续计数器的时钟频率是前一个的十分之一，即每10个时钟周期触发一次。这种异步级联方式可能导致时序问题，特别是在高频下，但如果是低频应用可能可行。 接下来是编写VHDL代码。首先编写CNT10的模块。代码结构应包括进程，敏感列表为时钟和复位信号。在进程中，检测时钟上升沿，当复位有效时，计数器归零，否则，如果使能有效，则递增，当计数到9时归零，并产生进位信号。或者，当计数到9时，在下一个时钟周期归零，同时carry_out在高位产生一个脉冲。需要注意carry_out的生成时机，确保在计数到9时carry_out有效，并在下一个周期开始后复位。 然后，在顶层模块中实例化12个CNT10，将它们的clk依次连接。例如，第一个的clk是系统时钟，carry_out连接到第二个的clk，第二个的carry_out连接到第三个的clk，依此类推。每个CNT10的reset都连接到全局复位信号。输出需要将每个CNT10的cnt_out合并成一个52位的信号（每个4位，12个就是48位？不对，每个十进制位需要4位二进制，所以12个就是12×4=48位）。但999,999,999,999需要至少40位二进制，不过这里每个十进制位单独用4位，所以总共有48位。但用户可能需要的是每个CNT10输出为4位，组合成整个计数器的输出。 在仿真时，需要使用ModelSim测试计数器是否正确递增，进位是否按预期传递。可能需要编写测试台，生成时钟和复位信号，观察每个CNT10的输出值，确保从0开始，每10个时钟周期进一位，直到所有12位都达到9，然后正确复位。 不过可能存在一个问题：当使用进位作为下一个计数器的时钟时，由于每个后续计数器的时钟频率降低十倍，第十二个计数器需要等待10^11个时钟周期才会触发一次。这在仿真时可能需要极长的时间，无法实际完成。因此，可能需要调整仿真策略，例如减少计数器位数进行部分测试，或者采用同步使能的方式，所有计数器使用同一时钟，但高位计数器只在低位计数器满时才递增。 如果用户坚持使用异步级联方案，可能需要接受仿真时间过长的问题，或者使用更高效的仿真方法。但更推荐同步设计，即使用同一时钟，每个计数器有一个使能信号，由前一级的进位控制。这样所有计数器在同一个时钟边沿更新，避免时序问题。例如，CNT10模块增加一个enable输入，当enable为高时，计数器才会递增。这样，顶层模块中，第一个CNT10的enable始终为1，第二个的enable由第一个的carry_out控制，依此类推。这样，所有计数器在同一个时钟下工作，carry_out作为使能信号传递，提高系统可靠性。 因此，可能需要调整设计方案，采用同步使能的方式。但用户提到的是方案一，可能希望保持传统级联方式。需要明确用户的需求，但作为回答，应该指出两种方式的优缺点，并给出可能的解决方案。 总结步骤： 1. 设计CNT10模块，实现十进制计数和进位输出。 2. 在顶层模块中实例化12个CNT10，按位级联。 3. 处理时钟和进位信号的连接。 4. 编写测试台进行仿真，验证功能。 现在需要详细写出VHDL代码，确保语法正确，并符合Quartus和ModelSim的使用要求。同时注意代码中的注释和信号命名，便于理解。</think>以下为分步解决方案，使用VHDL设计12级联CNT10构成的CNT999999999999计数器： --- ### **一、CNT10模块设计** ```vhdl -- 文件名：cnt10.vhd library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity CNT10 is port( clk : in std_logic; -- 时钟输入 reset : in std_logic; -- 同步复位 cnt_out : out std_logic_vector(3 downto 0); -- 4位计数输出 carry_out: out std_logic -- 进位信号（计数到9时置1） ); end CNT10; architecture Behavioral of CNT10 is signal cnt : std_logic_vector(3 downto 0) := "0000"; begin process(clk) begin if rising_edge(clk) then if reset = '1' then -- 同步复位 cnt <= "0000"; carry_out <= '0'; else if cnt = "1001" then -- 计数到9 cnt <= "0000"; -- 归零 carry_out <= '1'; -- 产生进位 else cnt <= cnt + 1; -- 正常递增 carry_out <= '0'; -- 清除进位 end if; end if; end if; end process; cnt_out <= cnt; end Behavioral; ``` --- ### **二、顶层模块CNT999999999999设计** ```vhdl -- 文件名：cnt_999999999999.vhd library ieee; use ieee.std_logic_1164.all; entity CNT_999999999999 is port( clk : in std_logic; -- 全局时钟 reset : in std_logic; -- 全局复位 cnt_all : out std_logic_vector(47 downto 0) -- 48位输出（12×4位） ); end CNT_999999999999; architecture Structural of CNT_999999999999 is component CNT10 port( clk : in std_logic; reset : in std_logic; cnt_out : out std_logic_vector(3 downto 0); carry_out : out std_logic ); end component; signal carry_chain : std_logic_vector(11 downto 0); -- 进位链 type cnt_array is array (0 to 11) of std_logic_vector(3 downto 0); signal cnt_outputs : cnt_array; -- 各CNT10输出 begin -- 生成12个级联的CNT10实例 gen_cnt: for i in 0 to 11 generate first: if i = 0 generate cnt_inst: CNT10 port map( clk => clk, -- 第一级接全局时钟 reset => reset, cnt_out => cnt_outputs(i), carry_out => carry_chain(i) ); end generate first; others: if i > 0 generate cnt_inst: CNT10 port map( clk => carry_chain(i-1), -- 前级进位作为本级时钟 reset => reset, cnt_out => cnt_outputs(i), carry_out => carry_chain(i) ); end generate others; end generate gen_cnt; -- 将12个4位输出合并为48位 process(cnt_outputs) begin for i in 0 to 11 loop cnt_all(4*i+3 downto 4*i) <= cnt_outputs(i); end loop; end process; end Structural; ``` --- ### **三、关键设计说明** 1. **级联原理** - 每个CNT10在计数到9时产生进位脉冲（`carry_out`） - 前一级的`carry_out`直接作为后一级的时钟输入 - 形成异步时钟链结构，每级时钟频率降低10倍 2. **时序注意事项** - **异步级联缺点**：可能因时钟偏移导致稳定性问题 - **改进方案**（如需同步设计）： ```vhdl -- 在每个CNT10中增加使能信号 process(clk) begin if rising_edge(clk) then if enable = '1' then -- 执行计数逻辑 end if; end if; end process; ``` 顶层通过`carry_out`控制下级使能信号 --- ### **四、ModelSim仿真步骤** 1. **编写测试台文件** ```vhdl -- 文件名：tb_cnt.vhd library ieee; use ieee.std_logic_1164.all; entity tb_cnt is end tb_cnt; architecture sim of tb_cnt is signal clk : std_logic := '0'; signal reset : std_logic := '1'; signal cnt_all : std_logic_vector(47 downto 0); begin dut: entity work.CNT_999999999999 port map(clk => clk, reset => reset, cnt_all => cnt_all); clk <= not clk after 10 ns; -- 50MHz时钟 process begin reset <= '1'; wait for 100 ns; reset <= '0'; wait for 100000 ns; -- 根据需要调整仿真时间 std.env.stop; end process; end sim; ``` 2. **仿真观察要点** - 复位后所有计数器归零 - 每10个时钟周期最低位产生进位 - 第$n$位的计数周期为$10^n$个时钟周期 --- ### **五、Quartus实现流程** 1. **工程创建** - 新建Quartus工程 - 添加`cnt10.vhd`和`cnt_999999999999.vhd` 2. **引脚分配** - 根据开发板分配`clk`和`reset`引脚 - 若需显示输出，可分配LED或数码管驱动 3. **时序约束** ```tcl # 时钟约束示例（50MHz） create_clock -name clk50m -period 20 [get_ports clk] ``` --- ### **六、性能优化建议** 1. **同步设计改进** 推荐使用同步使能信号代替异步时钟级联： ```vhdl -- 修改CNT10端口增加enable信号 entity CNT10 is port( clk : in std_logic; reset : in std_logic; enable : in std_logic; -- 新增使能信号 cnt_out : out std_logic_vector(3 downto 0); carry : out std_logic ); end CNT10; ``` 2. **时序分析** 使用TimeQuest分析时钟建立/保持时间余量 --- ### **七、典型问题排查** 1. **计数器未递增** - 检查时钟极性是否匹配（上升沿触发） - 验证复位信号是否正常释放 2. **进位传递失败** - 使用SignalTap抓取`carry_chain`信号 - 检查是否满足CNT10的时序要求 --- 本设计方案实现了12位十进制异步级联计数器，可通过调整级联数量灵活扩展，建议实际应用时采用同步使能设计以提高稳定性。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值