AHB_Lite和APB总线入门

最新推荐文章于 2024-07-23 10:55:55 发布
最新推荐文章于 2024-07-23 10:55:55 发布
阅读量4.8k 收藏 69
点赞数 5
分类专栏： SoC 文章标签： fpga soc verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_36829655/article/details/110360148
版权

AHB_Lite和APB总线入门

1. 概述

AHB总线（the Advanced High-performance Bus）和APB总线（the Advanced Peripheral Bus）由ARM公司研发的AMBA（Advanced Microcontroller Bus Architecture）片上总线协议定义。其中AHB总线主要应用于高性能、高时钟频率的系统模块；而APB总线主要用于低带宽的周边外设之间的连接，例如UART等外设。

在一些非常简单的系统中，主要使用的是AHB-Lite总线（以下简称为AHB总线）和APB总线，其中Cortex-M0作为AHB总线的主机，来对AHB总线上的其他从机进行控制。系统中的一部分外设作为APB总线的从机，由APB总线的主机——AHB-APB桥来控制，而AHB-APB桥又作为AHB的从机，由CPU控制。这样CPU就通过AHB总线和APB总线控制了整个系统。

2. AHB-Lite总线

2.1 通信流程简述

如图，是一个由一个主机和三个从机组成的系统，描述了一个经典的主机对从机的读写过程。其中为了实现AHB协议，还添加了Decoder地址译码器模块和Multiplexor从机选择器模块。
在这里插入图片描述
当主机需要和从机通信时，输出写数据信号HWDATA和地址信号HADDR，并直接连接至从机；但是从机还需要被告知这些信号是否有效，即还需要一个HSEL信号；主机的地址信号HADDR在传入从机的同时，还传入了地址译码器，地址译码器根据事先配置好的各个从机在内存的地址映射，由当前的HADDR输出得到相应的HSEL输出，从而实现对当前时刻的从机进行选择，这样就完成了AHB主机到从机的通信。

从机执行指令完毕后，需要对主机返回数据。但每一个从机都有一个属于自己的读信号HRDATA，而主机需要知道哪一个外设的HRDATA才是当前时刻所需要的。而Multiplexor从机选择器就利用Decoder地址译码器的HSEL信号来对多路HRDATA中进行选择，最终返回给AHB主机。

2.2 各模块信号定义

在这里插入图片描述
在这里插入图片描述
如图，是一对标准的AHB-Lite信号。主要可以分为四部分：

  1. 全局信号，即复位和时钟信号。
  2. 地址和控制信号，用来标明当前的传输地址和传输类型。
  3. 数据信号，即写信号HWDATA和读信号HRDATA。
  4. 传输响应信号，即就绪信号HREADY和回应信号HRESP。

主机信号

信号名称信号描述
HADDR[31:0]32-bit地址总线
HBURST[2:0]突发信号。表明当前的传输类型是单次传输还是突发传输。
HMASTLOCK主机锁定信号。向从机指示当前的传输是不可分割的。通常在多主机时使用此信号。
HPROT[3:0]保护信号，用来定义存取的型态与特性，需要从机支持。
HSIZE[2:0]表示数据的传输大小。如b000表示8-bit传输，b010表示32-bit传输。
HTRANS[1:0]表明当前的传输类型。IDLE/BUSY/NONSEQUENTIAL/SEQUENTIAL。
HWDATA[31:0]写数据信号。
HWRITE写信号。0：读。1：写。

从机信号

信号名称信号描述
HREADY就绪信号，表明当前传输是否结束。
HRESP回应信号，表明当前传输是否成功。
HRDATA[31:0]读数据信号。

2.3 基本传输流程

一次AHB-Lite传输包含两段，分别是地址传输和数据传输。以地址传输段作为开始，占一个时钟周期，接下来进入数据传输段，可能需要一个或多个时钟周期，并用HREADY信号表明本次传输结束。

在这里插入图片描述
如图表示了一次主机读的过程。在Address phase本次传输开始，传入地址信号HADDR和写信号HWRITE（为低，表示为读指令），在下一个HCLK进入Data phase，从机将主机所需要的读数据放到HRDATA读数据信号，并拉高HREADY表明本次传输结束。
在这里插入图片描述
如图表示了一次主机写的过程。其流程和上面读过程类似，在Address phase，写信号HWRITE拉高表明写指令，在Data phase将要写的数据放入HWDATA写数据信号，同时从机将HREADY拉高表明本次传输结束。
在这里插入图片描述
有时从设备并不能在第一个Data phase就响应从机，并且需要从机去等待。如图，在HADDR为B时，从机在第一个Data phase并没有拉高HREADY，主机就需要等待直至HREADY拉高释放总线。

3. APB总线

APB总线的主机一般是AHB-APB桥，从机一般是低速外设。首先AHB-APB桥作为AHB总线的外设，收到CPU写入的控制信号后，同样利用地址译码器产生PSELx信号来对APB总线下的外设进行选择，得到响应后，再将数据返回AHB总线，由AHB主机接收。

3.1 模块信号定义

APB通信方式和AHB-Lite类似，相对而言删去了复杂的控制信号，逻辑更为简洁。
APB总线信号

信号名称信号描述
PADDR32-bit地址总线
PSELx从机选择信号
PENABLE有效信号
PWRITE写有效信号
PWDATA写数据信号
PREADY从机就绪信号
PRDATA读数据信号
PSLVERR从机传输失败信号

3.2 基本传输流程

在这里插入图片描述
在这里插入图片描述
如图是基本的无等待写传输和读传输过程。在第一个PCLK叫做setup phase，由地址信号PADDR和写信号PWRITE进入本次传输；在下一个PCLK叫做access phase，需要保证PENABLE拉高，表明数据和控制信号有效。从机拉高PREADY，表明本次传输结束。

在这里插入图片描述
对于有等待传输，在第一个PCLK进入Setup phase，在第二个PCLK进入Access phase，但此时从机并没有立即将PREADY拉高，这样主机就需要等待PREADY，PSEL信号和PENABLE信号需要继续保持有效，直到从机拉高PREADY表明本次传输结束。

相相相相相
关注
专栏目录
AHB-lite协议
weixin_42705678的博客
11-11 2662
一、概述 AMBA AHB-Lite解决了高性能合成设计的要求。它是一个总线接口，支持单个master总线并提供高带宽操作。 最常见的 AHB-Lite slave设备是内部存储器设备、外部存储器接口和高带宽外围设备。 尽管低带宽外设可以作为 AHB-Lite slave设备，但出于系统性能原因，它们通常挂载在 AMBA 高级外设总线 (APB) 上。 AHB-Lite实现了高性能、高时钟频率系统所需的功能，包括: burst 传输 单时钟沿操作 non-tristate implementation 宽
【Verilog基础】【总线协议】AXI、AHB、APB总线对比
悟已往之不谏 知来者之可追
07-12 4732
【Verilog基础】【总线协议】AXI、AHB、APB总线对比
AHB、APB总线
03-28
AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接，作为SoC的片上系统总线，它包括以下一些特性：单个时钟边沿操作；非三态的实现方式；支持突发传输；支持分段传输；支持多个主控制器；可配置32位~128位总线宽度；支持字节、半字节和字的传输。AHB 系统由主模块、从模块和基础结构(Infrastructure)3部分组成，整个AHB总线上的传输都由主模块发出，由从模块负责回应。基础结构则由仲裁器(arbiter)、主模块到从模块的多路器、从模块到主模块的多路器、译码器(decoder)、虚拟从模块(dummy Slave)、虚拟主模块(dummy Master)所组成。
AHB和APB总线
Cheatscat的博客
08-30 1709
AMBA片上总线     AMBA 2.0规范包括四个部分：AHB、ASB、APB和Test Methodology。AHB的相互连接采用了传统的带有主模块和从模块的共享总线，接口与互连功能分离，这对芯片上模块之间的互连具有重要意义。AMBA已不仅是一种总线，更是一种带有接口模块的互连体系。下面将简要介绍比较重要的AHB和APB总线。      
如何理解并学会看STM32的总线架构
最新发布
老王的博客
07-23 873
2.1.9 AHB/APB 总线桥 (APB)借助两个 AHB/APB 总线桥 APB1 和 APB2，可在 AHB 总线与两个 APB 总线之间实现完全同步的连接，从而灵活选择外设频率。有关 APB1 和 APB2 最大频率的详细信息，请参见器件数据手册；有关 AHB 和 APB 外设地址映射的信息每次芯片复位后，所有外设时钟都被关闭（SRAM 和 Flash 接口除外）。使用外设前，必须 在 RCC_AHBxENR 或 RCC_APBxENR 寄存器中使能其时钟。
AHB-LITE
qq_27111033的博客
04-05 2776
AHB LITE从AMBA3,0引入，与AHB区别主要是只支持1个master. 1. 架构 与AHB类似：master,decode,mux,slave； 2.信号 HAMSTLOCK：用于AHB原子访问，支持ARM SWP指令；即同一个地址读写之间不会插入其它操作；对multi-layer AHB有用，实际上只有一个master的话可以不需要，AHB slave只会串行执行； SWP指令： ...
AHB-APB总线协议
yueqiu693的博客
08-23 5444
AHB-APB总线协议 文章目录AHB-APB总线协议一、AHB-APB总线介绍二、AHB总线设备1、AHB主设备（master）2、AHB从设备（slave）3、AHB仲裁器（arbiter）4、AHB译码器（decoder）5、AHB2APB桥（bridge）三、基本AHB信号及传输过程2.读入数据总结 一、AHB-APB总线介绍 AHB（Advanced High-performance Bus）高速总线，接高速master，APB（Advanced Peripheral Bus）外设总线，用来接
AHB与APB总线介绍
m0_60503814的博客
05-27 2108
介绍AHB与APB，芯片中的总线作用
AHB-Lite总线协议
liangjian_875的博客
10-20 921
这是我的第一篇文章分享，以后我有时间就会做一些项目来分享，我希望这是一个菜鸟走上高手的征程。 AHB-Lite总线协议 AHB特性：Burst传输、单边操作、非三态、宽数据位。其是为高性能、高频率系统而设计，对于低带宽外围器件可以连接到APB总线。（通过桥接）。 对于多个Mster和Slave的AHB总线结构由四个部分组成：Mster设备、Slave设备、地址译码器、仲裁器。但是，目前AHB总线多用于一个MASTER对多个Slave，此时仲裁器替换为多路选择器。下将详解一个MAST...
【AMBA、AHB、APB、AXI总线介绍及对比】
wzq1006504的博客
04-06 2289
例如：随着人工智能的不断发展，机器学习这门技术也越来越重要，很多人都开启了学习机器学习，本文就介绍了机器学习的基础内容。提示：以下是本篇文章正文内容，下面案例可供参考什么是AMBA？现如今，集成电路芯片的规模越来越大。数字IC从基于时序驱动的设计方法，发展到基于IP复用的设计方法，并在SoC设计中得到了广泛应用。在基于IP复用的SoC设计中，片上总线设计是最关键的问题。因而，业界出现了很多片上总线标准，AMBA是其中之一。
AMBA、AHB、APB总线简介
02-07
详细对比了AMBA、AHB、APB各类总线，适合于对上述各个总线定义模糊的同学
APB/AHB/AXI总线介绍和理解
a2591748032的博客
07-16 4600
APB/AHB/AXI总线介绍和理解
AHB-Lite学习笔记（1）AHB-Lite的介绍和信号配置
Fantaasky的博客
03-01 3300
因为打算学一学怎么搭一个基于Cortex M系列内核的SoC，所以开始学习AHB-Lite协议。 （1）概念 AHB-Lite是AHB总线的子集，只支持一个主设备。 //多个主设备需要在主从通信中考虑到主从仲裁的问题 //现在AXI已经在慢慢替代AHB总线协议了 AHB-Lite由三总线组成：数据总线、地址总线、控制信号。 其中： ①数据总线用于交换数据信息。 ②地址总线用于选择一个外设，或者一个外设中的某个寄存器。 ③控制信号用于同步和识别trade off。 （2）AHB-Lite信
【读书笔记】AMBA 2 AHB、AMBA 3 AHB（AHB_Lite）和AMBA 5 AHB协议比较
热门推荐
毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
07-20 1万+
解读AMBA 2 AHB协议，并对比AHB2、AHB_Lite和AHB5协议的异同
APB协议（附：AHB2APB bridge实现)
qq_53286237的博客
01-28 1748
APB在AHB和低带宽的外围设备之间提供了通信的桥梁，所以APB是AHB或ASB的二级拓展总线.：一旦 AHB 接口识别出某个事务是针对 APB 总线上的外设的，它就会通过 AHB-APB 桥接器将事务的相关信息（如地址、数据、控制信号等）转发到 APB 总线上。：当 AHB 总线上的一个事务（例如，读取或写入操作）的地址落在 AHB-APB 桥接器所管理的地址范围内时，解码逻辑识别出这个事务需要通过 APB 总线来处理。因此APB是非常低效的。：APB 总线上的外设再根据收到的信息进行相应的读写操作。
AMBA、AHB、APB、AXI总线介绍及对比
luoganttcc的博客
12-21 1804
AMBA (Advanced Microcontroller Bus Architecture) 高级微处理器总线架构定义了高性能嵌入式微控制器的通信标准，可以将RISC处理器（精简指令集处理器）集成在其他IP芯核和外设中，它是有效连接IP核的“数字胶”，并且是ARM复用策略的重要组件；它不是芯片与外设之间的接口，而是ARM内核与芯片上其他元件进行通信的接口。
AHB-lite时序详细解读
weixin_42672920的博客
06-11 5710
AHB-Lite是AHB的子集，简化了AHB总线的设计，只有一个主设备，只有主机有权发起通信，不用考虑仲裁。 对于AHB-Lite，包含数据总线、地址总线和额外的控制信号 数据总线用于交换数据信息 地址总线用于选择一个外设，或者一个外设中的某个寄存器。（即产生片选信号，使能外设的寄存器。） 控制信号用于同步和识别tradeoff AHB-Lite信号说明： AHB-Lite基本读时序： Master需要从外设读取数据时，总共需要经历两个阶段：Address phase & Data phas
axi/ahb/apb总线协议
06-07
AXI, AHB, APB是嵌入式和系统级设计中常用的总线标准，它们是针对不同应用场景和性能需求设计的不同层次的总线协议。 1. AXI（Advanced eXtensible Interface）：这是ARM公司提出的一种高性能、可扩展的总线规范，主要用于高速的片上系统（SoC）内部通信。AXI支持多种类型，如AXI lite（低带宽），AXI Full（全功能，包括内存映射和数据宽度可配置），AXI Stream（用于无损数据流传输），等等。它提供了更精细的控制和更高的带宽，适用于需要高性能、低延迟的场景。 2. AHB（Advanced High-performance Bus）：这是一种高速、单向的接口，主要在高性能处理器和外设之间使用，提供大量的带宽。AHB支持突发传输模式，但不支持缓存一致性协议，因此主要用于连接CPU、内存控制器和外围设备。 3. APB（Advanced Peripheral Bus）：APB是ARM为低成本、低功耗系统设计的，它通常用于连接微控制器的外围设备，如定时器、ADC等。APB速度较慢，但带宽较小，适合处理简单任务和低数据速率设备的通信，同时它的复杂性和功耗也相对较低。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值