FPGA开发流程——小白入手

良好的文件夹设置以及工程管理是学好 FPGA 设计的基础，在学习之初就应建立良好的习惯。

上图中，prj 为工程文件存放目录；rtl 为 verilog 可综合代码存放目录；testbench 为测试
文件存放目录；img 为设计相关图片存放目录；doc 为设计相关文档存放目录；prj 文件夹下
还建立了子文件夹 ip，用于存放 Quartus Prime 中生成的 IP 核文件。

建立工程

安装好quartus II 之后，打开软件
第一步，新建工程：单击New Project来启动一个工程向导

第二步：选择工程所在路径

注意：路径尽量选择英文路劲，防止报错

第三步：添加设计文件，若没有，可直接点击NEXT。

第四步：选择器件，选择完直接点Finish

设计输入<