- 博客(28)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 【IP核】DMA简介
使用DMA时，CPU向DMA控制器发送一个存储器传输请求，这样当DMA控制器在传输的时候，CPU执行其他的操作，传输完成时DMA以中断的方式通知CPU。有DMA时：DMA可以直接完成设备与内存直接的数据搬运，不需要cpu介入。
2024-07-22 20:32:37
892
原创 【IP核】Aurora_8b10b 光通信使用手册
以下内容大部分是基于官方 datasheet 的翻译。有不少不完善之处，建议读者和英文 datsheet 一起对比阅读。这个 IP 支持 Kintex®-7, Virtex®-7 FPGA GTX 和 GTH 收发器，Artix®-7 FPGA GTP 收发器, Zynq®-7000 GTX and GTP 收发器。Aurora 8B/10B IP core 可以工作于单工或者全双工模式。IP CODE 的使用也非常简单，支持 AMBA®总线的 AXI4-Stream 协议。
2024-07-19 15:28:44
880
原创 【时序约束】读懂用好Timing_report
在 Vivado 中，除了 借助综合后的报告来找到那些可能因为逻辑级数较高而导致的时序难满足的路径外，还有一个更直接的办法，可 以一次性报告出设计中那些高逻辑级数的路径，方便我们有针对性的深入分析和优化。静态时序分析（Static Timing Analysis）简称 STA，采用穷尽的分析方法来提取出整个电路存在的所有时序路径，计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足时序要求，通过对最大路径延时和最小路径延时的分析，找出违背时序约束的错误并报告。所以 STA 不仅是数字集成电路。
2024-07-19 10:33:09
980
原创 《基于FPGA的数字信号处理 》第二章跨越鸿沟:从算法到硬件实现
信号处理关注的是信号及其所包含信息的表示、变换和运算。例如，希望分开两个或多个混叠在一起的信号，或者增强某些信号分量或一个信号模型中的某些参量。system generator相当于IP核一样帮助开发者实现算法验证和开发。
2023-12-22 18:45:31
563
原创 【datasheet-TX7516】高性能发射器TX7516
TX7516是一款适用于超声成像系统的高度集成、高性能发送器解决方案。它具有16个脉
2023-11-06 19:51:02
274
2
原创 【读书】基于FPGA的数字信号处理 [高亚军 编著]
目前半导体工艺已达到28nm 甚至更小的尺寸，Xilinx公司在推出堆叠的3D封装全可编程FPGA和嵌入双核ARM CortexA9的全可编程SOC之后，又推出具有ASIC级别优势的 UltraSCALE FPGA和 UtraSCALE MPSOC等器件这些器件内的逻辑单元可达到4万个，DSP 模块的数量最多达到 11904 个，最高的性能达到 21213 GMAC，这极大地提高了DSP 的处理能力，所以FPGA 是名副其实的并行处理引擎。
2023-10-09 11:57:43
837
原创 【Verilog】Verilog关键字和标识符
1.所有Verilog关键字必须是小写的2.标识符是赋予对象的名称3.插入有意义的注释可以增强源代码的可读性、可理解性和可重用性。
2023-08-13 16:30:16
258
1
原创 【VCU】 Video Codec Units (VCU)视频编解码单元(VCU)
在需要适度压缩的地方使用无损编解码器。它们通常用于以压缩形式归档数据，同时保留原始流中存在的所有信息。如果保持流的原始质量比消除相应的更大的数据量更重要，则首选无损编解码器。如果数据要进行进一步的处理(例如编辑)，则尤其如此，在这种情况下，在有损编解码器上重复应用处理(即编码和解码)将降低所得数据的质量，从而使其在视觉上、听觉上或两者都无法识别。连续使用多个编解码器或编码方案也会显著降低质量。随着存储容量和网络带宽成本的降低，对某些媒体的有损编解码器的需求有减少的趋势。许多流行的编解码器都是有损的。
2023-08-11 10:47:27
1059
1
原创 【APU】浅谈APU（application processing unit）
1、APU区别于其他PS段的是什么？2、列举APU的主要部件。1、APU包含MPSoC/RFSoC器件中最强大的处理器集群：（1）Arm cortex - a53 -应用为中心（2）支持NEON支持的操作系统/管理程序，缓存，互连等。2、40位地址映射利用smmu访问全范围的内存。
2023-07-29 18:44:51
874
1
原创 Versal ACAP: Power Design Manager通用ACAP:电源设计管理器
SoC和FPGA设计的电源和冷却规格必须在产品设计周期的早期确定，通常甚至在SoC或FPGA内的逻辑设计之前。早期准确的最坏情况功率分析可以帮助用户避免产品电源或冷却系统设计过度或设计不足的陷阱。Xilinx Power Estimator工具是一个基于电子表格的工具，可以帮助您实现这一目标。XPE在设计周期的任何阶段估计设计的功耗。I通过简单的设计向导接受设计信息，对其进行分析，并提供详细的功率和热信息。该工具与Vivado®设计套件紧密集成。XPE工具的优点包括:XPE工具为许多用户所熟知。
2023-07-27 12:41:50
605
1
原创 Power Estimation Using XPE Power Estimation Using XPE使用XPE进行功率估计
1、在设计周期的早期阶段进行准确的功率计算，可以减少后期出现的问题；2、Xilinx Power Estimator电子表格可用于估计所有AMD Xilinx fpga的功耗和结温；3、Xilinx Power Estimator电子表格使用默认活动率来计算总平均功耗，导入活动率信息使动态功率估计更加准确。
2023-07-05 00:38:25
2698
4
原创 Power Management Techniques电源管理技术
01描述你的设计的功耗是如何依赖于你使用的控制信号；02解释一些常见的设计技术和HDL编码技术如何提高设计的功耗；03使用架构特性来改善设计的功耗
2023-07-03 20:18:00
240
1
原创 Power Analysis and Optimization功率分析与优化
1、使用Vivado®Design Suite power Report实用程序估计功耗；2、对设计进行电源优化。
2023-07-03 19:40:34
1522
1
原创 【Behavioral Simulation】跟着Xilinx学FPGA——行为仿真
1、行为模拟可以用来验证设计的功能2、一个testbench是验证设计正确性的重要组件3、模拟设置可以配置为使用第三方模拟器（使用TCL也可以调用：launch_simulation/export_simulation；记得提前编译仿真库：complie_simlib）
2023-07-02 23:49:59
614
1
原创 UltraFast Design Methodology - Design Closure【设计高速设计时序收敛方法】
UltraFast Design Methodology - Design Closure【设计高速设计时序收敛方法】1、时序闭合包括满足所有时序要求的设计2、计时闭包从编写有效的约束开始，这些约束表示设计将如何在硬件中运行3、和report_qor提供了设计的逻辑、时序和物理特征4、设备拥塞可能会导致难以定时关闭5、我们提供多种方法来远程调试设计(hw_server, XVC, Smart LYNQ)
2023-06-15 11:00:41
302
原创 【用FPGA抓取数据】
单词：1.Skew_Minimization:斜极小化2.minimum to ensure最低限度确保3.clock fidelity时钟保真度4.match case区分大小写——查找替换的时候，大概粗略的找到~5.算法algorithm6.电路实现cricuit_implementation
2022-06-29 07:58:44
365
原创 怎么找到FPGA开始工作的开关——同步复位/异步复位
只要有复位信号系统马上复位，因此异步复位抗干扰能力差，有些噪声也能使系统复位，因此有时候显得不够稳定，要想设计一个好的复位最好使用异步复位同步释放。
2022-06-13 16:02:45
175
1
原创 带你入门FPGA——怎么找到FPGA的时间
第二章 同步时钟、同步/异步电路同步电路理论是现代数字电路的重要基础，是推动摩尔周期重要的背景理论（基础研究）。当两个时钟的相位关系是固定关系，则可以称这个时钟为同步时钟（synchronous clock)，经过一个PLL产生相位不同，但是相位固定的两个时钟，他们依旧是同步时钟。异步时钟是两个晶振产生的时钟，因为两个晶振在上电时相位差是随机的，而且不同晶振时钟漂移抖动也不一样，所以相位是不固定的。当无法判断两个时钟间的相位时，则可以称这两个时钟为异步时钟(asynchronous clocks)。各触发器
2022-06-06 23:25:15
528
原创 浅谈：“阻塞”与“非阻塞”两种赋值语句
深刻理解HDL的阻塞赋值和非阻塞赋值，就一定首先需要理解C语言的阻塞和非阻塞。在软件层面上，阻塞赋值和非阻塞赋值是一个单纯进程管理的概念。其中阻塞赋值是指当前进程调用函数，函数返回之前，进程被挂起（进程被阻塞）；而非阻塞赋值是当前进程调用函数，函数立即返回（返回一个回执），然后进程反复更新所调用函数的返回数据，直到得到有效的返回数据。期间进程不会被挂起（进程非阻塞）。(1)1.1阻塞赋值使用赋值运算符号为“=”。阻塞赋值的过程是立刻执行的，即赋值运算符右侧表达式求值完后立刻会更新至运算符左侧，并且这个执行
2022-06-05 01:06:08
808
FPGA-人工智能时代的驱动引擎
2022-12-14
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人