006.FPGA时序 文章目录 006.FPGA时序一、时钟二、时钟频率三、SKEW四、关键路径五、解决办法(一)优化设计(二)流水线设计(三) 一、时钟 二、时钟频率 三、SKEW 四、关键路径 关键路径:延时最长的路径。 我一定要跑300M,怎么办? 五、解决办法 (一)优化设计 举例s=abc*d 设计时可以优先,但亦可以利用工具进行优化 (二)流水线设计 (三) 设reg[3:0] a; reg[1:0]b,求f=a*b f=a * b = a * b[0]+(a,1’bo) * b[1];