CXD301：不同软版本情况运行程序的Modelsim仿真

Q：

杜老师，您好！

我购买的CXD301在使用配套的Verilog程序仿真时出现问题，在载波同步程序仿真时激励文件为VHDL格式，用modelsim仿真时出现如附件所示错误，这个是什么原因造成的呢，我的软件版本是ISE13.3和modelsim se10.2c，因为ISE版本较低我重新建立了工程后添加了源文件，是哪里需要设置吗，另外我自己用Verilog写的激励文件可以正常仿真。

 

A：

你好。从错误提示代码看，可能是安装Modelsim时没有破解成功，尤其IP核编译没有成功，请严格参考CXD301开发板配套的软件安装说明进行程序安装及码解。

你自己的Verilog HDL能够正确仿真，可能是因为没有用到IP核的代码，这样是可以成功仿真的。当代码中用到IP核，需要MODELSIM编译Libary库。

建议安装CXD301配套资料中的软件版本。先严格按照书中的步骤运行调试程序，再尝试修改，以了解设计原理及步骤。

祝愉快！