关于Verilog HDL语法中function的使用

最新推荐文章于 2024-07-31 19:06:16 发布
最新推荐文章于 2024-07-31 19:06:16 发布
阅读量8.5k 收藏 35
点赞数 9
分类专栏： FPGA 文章标签： FPGA Verilog function task
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_37147721/article/details/84889832
版权

在Verilog代码中，function的语言为：

function <返回值位宽或类型说明> 函数名；
    端口声明；
    局部变量定义；
    其他语句；
endfunction

使用函数的方法实现的数码管显示功能：

always @ (posedge clk_ww or negedge rst_n) begin
	if(!rst_n)begin
		Num_Disp1 <= 4'd1;
		Num_Disp2 <= 4'd2;
		Num_Disp3 <= 4'd3;
		Num_Disp4 <= 4'd4;
		smg_wei <= 4'b1111;
		smg_duan <= 'd0;
		wei_Scan <= 3'd0;
		Count_1K <= 16'd0;
	end
	else begin
		case(wei_Scan)  //bit high 1
			3'd0:begin	
				wei_Scan <= 3'd1;
				smg_wei <= 4'b0111;
				smg_duan <= SMG_Translate(Num_Disp1);
			end
			3'd1:begin	
				wei_Scan <= 3'd2;
				smg_wei <= 4'b1011;
				smg_duan <= SMG_Translate(Num_Disp2);
			end
			3'd2:begin	
				wei_Scan <= 3'd3;
				smg_wei <= 4'b1101;
				smg_duan <= SMG_Translate(Num_Disp3);
			end
			3'd3:begin	
				wei_Scan <= 3'd0;
				smg_wei <= 4'b1110;
				smg_duan <= SMG_Translate(Num_Disp4);
			end
		endcase
	end
end

/*------------定义函数，译码----数码管显示-----高位为a-------*/
function [6:0] SMG_Translate;
  input [3:0] Num;
  reg [6:0]	Num_Temp;
  begin
	case(Num)
		4'd0: Num_Temp = 7'b1111110;
		4'd1: Num_Temp = 7'b0110000;
		4'd2: Num_Temp = 7'b1101101;
		4'd3: Num_Temp = 7'b1111001;
		4'd4: Num_Temp = 7'b0110011;
		4'd5: Num_Temp = 7'b1011011;
		4'd6: Num_Temp = 7'b1011111;
		4'd7: Num_Temp = 7'b1110000;
		4'd8: Num_Temp = 7'b1111111;
		4'd9: Num_Temp = 7'b1111011;
	endcase
	SMG_Translate = Num_Temp;
  end
endfunction

将要显示的4bit数据送入函数中，函数返回的就是数码管的段选码。

虽然这样看起来代码简洁了，但不清楚这样会不会降低资源的消耗，编译结果：

使用MAXII的器件编译，使用了37个单元。

 查看RTL级电路图：

 接着，去掉function函数，将代码改成这样：

always @ (posedge clk_ww or negedge rst_n) begin
	if(!rst_n)begin
		Num_Disp1 <= 4'd1;
		Num_Disp2 <= 4'd2;
		Num_Disp3 <= 4'd3;
		Num_Disp4 <= 4'd4;
		smg_wei <= 4'b1111;
		smg_duan <= 'd0;
		wei_Scan <= 3'd0;
		Count_1K <= 16'd0;
	end
	else begin
		case(wei_Scan)  //bit high 1
			3'd0:begin	
				wei_Scan <= 3'd1;
				smg_wei <= 4'b0111;
				case(Num_Disp1)
					4'd0: smg_duan <= 7'b1111110;
					4'd1: smg_duan <= 7'b0110000;
					4'd2: smg_duan <= 7'b1101101;
					4'd3: smg_duan <= 7'b1111001;
					4'd4: smg_duan <= 7'b0110011;
					4'd5: smg_duan <= 7'b1011011;
					4'd6: smg_duan <= 7'b1011111;
					4'd7: smg_duan <= 7'b1110000;
					4'd8: smg_duan <= 7'b1111111;
					4'd9: smg_duan <= 7'b1111011;
				endcase
			end
			3'd1:begin	
				wei_Scan <= 3'd2;
				smg_wei <= 4'b1011;
				case(Num_Disp2)
					4'd0: smg_duan <= 7'b1111110;
					4'd1: smg_duan <= 7'b0110000;
					4'd2: smg_duan <= 7'b1101101;
					4'd3: smg_duan <= 7'b1111001;
					4'd4: smg_duan <= 7'b0110011;
					4'd5: smg_duan <= 7'b1011011;
					4'd6: smg_duan <= 7'b1011111;
					4'd7: smg_duan <= 7'b1110000;
					4'd8: smg_duan <= 7'b1111111;
					4'd9: smg_duan <= 7'b1111011;
				endcase
			end
			3'd2:begin	
				wei_Scan <= 3'd3;
				smg_wei <= 4'b1101;
				case(Num_Disp3)
					4'd0: smg_duan <= 7'b1111110;
					4'd1: smg_duan <= 7'b0110000;
					4'd2: smg_duan <= 7'b1101101;
					4'd3: smg_duan <= 7'b1111001;
					4'd4: smg_duan <= 7'b0110011;
					4'd5: smg_duan <= 7'b1011011;
					4'd6: smg_duan <= 7'b1011111;
					4'd7: smg_duan <= 7'b1110000;
					4'd8: smg_duan <= 7'b1111111;
					4'd9: smg_duan <= 7'b1111011;
				endcase
			end
			3'd3:begin	
				wei_Scan <= 3'd0;
				smg_wei <= 4'b1110;
				case(Num_Disp4)
					4'd0: smg_duan <= 7'b1111110;
					4'd1: smg_duan <= 7'b0110000;
					4'd2: smg_duan <= 7'b1101101;
					4'd3: smg_duan <= 7'b1111001;
					4'd4: smg_duan <= 7'b0110011;
					4'd5: smg_duan <= 7'b1011011;
					4'd6: smg_duan <= 7'b1011111;
					4'd7: smg_duan <= 7'b1110000;
					4'd8: smg_duan <= 7'b1111111;
					4'd9: smg_duan <= 7'b1111011;
				endcase
			end
		endcase
	end
end

这样看起来代码很啰嗦，一个always里面包裹了这么多……而且四大块的case语句几乎一致。

编译过后，发现使用资源使用数还是37。

 查看RTL Viewer：和之前的完全一样

这样看来，function语句并没有降低资源的使用率，只是让代码看起来更简洁、更加的模块化。

Miss_若星
关注
专栏目录
Verilog 中 function 的使用
Justin.upsame 蒲山牧
06-19 1万+
Verilog 中 function 的使用 函数的功能和任务的功能类似，但二者还存在很大的不同。在 Verilog HDL 语法中也存 在函数的定义和调用。 1．函数的定义 函数通过关键词 function 和 endfunction 定义，不允许输出端口声明（包括输出和双向 端口） ，但可以有多个输入端口。函数定义的语法如下： function [range] function_id; input_declaration other_declarations procedural
Verilog HDL高级语法结构―函数（function）
08-05
本文介绍了Verilog HDL高级语法结构―函数（function）
75，Verilog-2005标准篇：函数调用
最新发布
FPGA_LOVE的博客
07-31 493
函数定义隐含声明了一个与函数同名的函数内部变量。函数定义通过将函数结果赋值给与函数同名的内部变量，来初始化函数的返回值。第一种方法是在函数名称后加上分号，分号之后是一个或多个输入声明，可选择与block_item_declarations声明混合在一起，最后以。，随后是可选的函数返回值的function_range_or_type，随后是函数名称，随后是分号或用括号括起来的函数端口列表，然后是分号，最后以关键字。换句话说，在函数内部有一个隐含的变量，它的名称是函数的名称，可以在函数内部的表达式中使用。
C++ 函数的覆盖与隐藏
m0_37135980的博客
09-16 603
#include <iostream> using namespace std; class Animal { public: void eat(int x) { cout << "animal eat(int x) x=" << x << endl; } void sleep(int y) { cout << "animal sleep(int y) y=" <&l...
练习六：在Verilog中使用函数
星羽空间
05-14 2684
一、实验目的 了解函数的定义和在模块设计中的使用； 了解函数的可综合性问题； 了解许多综合器不能综合复杂的算术运算。 二、实验原理 与一般的程序设计语言一样，VeirlogHDL也可使用函数以适应对不同变量采取同一运算的操作。Veirlog HDL函数在综合时被理解成具有独立运算功能的电路，每调用一次函数相当于改变这部分电路的输人以得到相应的计算结果。 下例是函数调用的一个简单示范。它采用同步时钟触发运算的执行，每个clk时钟周期都会执行一次运算，并且在测试模块中，通过调用系...
Verilog HDL任务、函数
MrBlake的博客
05-06 1104
在VerilogHDL中，用户可以定义任务和函数，还内置了一些系统任务和系统函数用于实现某些特定的操作。 任务和函数的关键字分别是：task和function。利用任务和函数可以把一个大的程序模块分解成许多小的任务和函数。 任务 通过调用来执行，而且只有在调用时才执行。在定义任务时，可以添加输入和输出端口，用于在任务调用时传递参数。任务可以彼此调用，而且任务内还可以调用函数。任务可以包含带时序控制...
Verilog中function函数及用法
IC跳跳鱼的博客
03-25 3265
verilog作为一种比较底层的语言，留给我们玩花活的空间本身并不多，但是不多不代表没有。作为一个技术性工程狮，不玩花活天理难容，就算语言底层，我们也要努力花起来，妖娆！ function就是一个非常不错的花活道具，虽然在应用中不如task，但是作为唯二的花活道具，我们还是非常有必要掌握的。 下面我们象征性来一段代码： function automatic unsigned[7:0] reverse (input [7:0] data); integer i; begin for (i = 0; i &lt
verilog HDL 基本语法
06-18
在这个例子中，Verilog HDL程序嵌套在module和endmodule的声明之中，展示了模块定义和端口声明的基本语法。通过这个例子，可以观察到Verilog HDL对数据类型的描述、以及如何通过特定的语法结构来描述电路的行为。 ...
Verilog-HDL.rar_hdl_verilog语法
09-24
以上只是Verilog HDL基础语法的一部分，实际设计中还包括多线程、综合约束、系统级建模等高级特性。学习Verilog HDL，不仅需要掌握这些语法，还要理解数字系统设计的基本原理，以及如何利用Verilog进行硬件验证。...
verilog HDL的基本语法
09-09
Verilog HDL（硬件描述语言）是一种被广泛使用的硬件描述语言，特别是在FPGA（现场可编程门阵列）开发领域中，它是一种用于描述和实现数字逻辑电路的标准语言。Verilog HDL不仅支持高级语言结构实现设计模块的外部...
Verilog HDL 语法学习笔记
08-13 1647
今天给大侠带来Verilog HDL 语法学习笔记，话不多说，上货。 关于详细的VHDL语法以及Verilog HDL语法可参见往期文章。 一周掌握 FPGA VHDL Day 7 暨汇总篇 一周掌握FPGA Verilog HDL语法 汇总篇 Verilog HDL 语法学习笔记 一、Verilog HDL 简介 1.1 Verilog HDL 的历史 Verilog HDL 语 言 最 初 是 作为 Gateway Design Automation 公 ...
verilog中function的使用
08-04
目的：掌握函数在模块设计中的使用。
简谈FPGA verilog中的function用法与例子
07-14
本文讲了FPGA verilog中的function用法，如下
Verilog中function函数的使用说明
hy_520520的博客
10-04 7759
平台：vivado2017.4仿真：modelsin10.6d最近在看XILINX的IP仿真时，发现他们做的仿真模型里面使用了很多task和function。这部分类容是在学习verilog期间忽略掉了。首先来看看官方的解释。
verilog HDL 任务与函数
weixin_44441263的博客
07-11 775
任务与函数 方便在程序不同的地方实现同样的功能。也就是MATLAB当中的子过程和子函数。以方便调用。任务具有输人( input )、输出 ( output ) 和输人增曲 ( inout , 即双向）变量，而函数具有输入变量。这使得数据能够传入任务和函数并且能够将结果输出。**任务可以具有输人、输出和输入啡咄（双向）变批，而函数只有输人变量。另外，可以在任 务和函数中声明局部变量 ， 如寄存器、时间、整数、实数和事件， 但是不能声明线网类型的变量。在任务和函数中只能使用行为级语句．但是不能包 含 alway
Verilog语法之函数function的讲解
Meng_long2022的博客
12-12 4887
Verilog 用关键字 automatic 来对函数进行说明，此类函数在调用时是可以自动分配新的内存空间的，也可以理解为是可递归的。因此，automatic 函数中声明的局部变量不能通过层次命名进行访问，但是 automatic 函数本身可以通过层次名进行调用。在 Verilog 中，一般函数的局部变量是静态的，即函数的每次调用，函数的局部变量都会使用同一个存储空间。若某个函数在两个不同的地方同时并发的调用，那么两个函数调用行为同时对同一块地址进行操作，会导致不确定的函数结果。重复性的行为级设计（就是。
Verilog 中的 function
热门推荐
Reborn Lee
05-04 2万+
函数的目的是返回一个用于表达式的值。定义函数的语法： function <返回值的类型或范围>函数名； <端口说明语句> <变量类型说明语句> begin <语句> ... end endfunction 在这里，<返回值的类型或范围>可以不定义，如果默认则代表...
function—— Verilog的函数
小王在努力...的博客
09-14 1396
function用法说明。
Verilog Function函数语法说明
houzi6320的博客
12-01 3745
1.function的写法如下： function <返回值的类型或范围>（函数名)或<端口说明语句>; <端口说明语句> // input XXX（如果上面已定义可忽略） <变量类型说明语句> // reg YYY ...... begin <语句> ...... 函数名 = ZZZ; // 函数名就相当于输出变量; end endfunction ———————————————— 其中：
Verilog HDL语法详解：从行为到结构描述
"Verilog HDL的基本语法用于数字逻辑电路设计，支持行为和结构描述，适用于系统级至开关级的不同抽象级别。通过模块化结构，Verilog HDL能描述复杂电路系统，包含任务、进程控制、算法表示等功能。" Verilog HDL...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值