FPGA入门——latch产生原因

首先，Latch 就是锁存器 异步电路中对输入信号电平敏感的单元，用来存储信息。锁存器在数据未锁存时，输出端的信号随输入信号变化，就像信号通过一个缓冲器，一旦锁存信号有效，则数据被锁存，输入信号不起作用。因此，锁存器也被称为透明锁存器，指的是不锁存时输出对于输入是透明的。这是对锁存器的官方介绍。

我的理解 latch作为一种函数 两种模式：（1）非锁存模式时，输入与输出一致类似于wire。（2）锁存模式，输出不变与输入无关。

latch产生条件: 1、组合逻辑中 if-else条件分支语句缺少else语句

                        2、组合逻辑中 case条件分支语句条件未完全列举，且缺少default语句

                        3、组合逻辑中输出变量赋值给自己