由D触发器组成的4位移位寄存器

http://www.diangon.com/image/portal/201505/09/073239f99hlpnhskjg9fwf.jpg由于在大二上学期我比较懒，各种计算机的实验都马马虎虎做了，并没有深究其中的意思，就导致大二下学期的整机实验出现了一系列的问题，比如在做由微程序控制的计算机设计时要用到由D触发器组成的寄存器，我就很好奇这个触发器是怎么变成了一个寄存器，所以就好好钻研了一下，发现还是很有意思的。

其中D1的输入数据是由FF0接受，后面每个输入都是前一个的输出，所有触发器的时钟脉冲都是由一个cp控制的，所以他们同时达到上升沿。以1101为例，在没有数据输入时，Q0,Q1,Q2,Q3的输出结果都是0，当输入第一个数字1时，cp到达上升沿，因为前一个触发器的输出结果到后一个触发器的输入需要一定时间，当第一个脉冲到达时，FF0接收D1的输入，Q0输出为1，Q1接收脉冲到达前Q0的输出，结果为0，Q2和Q3同理，，当第二个脉冲到来时，FF0接受新输入的D1作为Q0的输出，即Q0输出为1，FF1接受脉冲到达前Q0的值作为其输入，输出Q1为1。

如下为脉冲和输出的电路波形图

http://www.diangon.com/image/portal/201505/09/073239f99hlpnhskjg9fwf.jpg

其中由于前一个触发器的输出总是后一个触发器的输入，Q0,Q1,Q2,Q3的波形线是按照时钟逐渐后移的。