四选一多路器
要求输出信号是wire型
,使用组合逻辑
`timescale 1ns/1ns
module mux4_1(
input [1:0]d1,d2,d3,d0,
input [1:0]sel,
output[1:0]mux_out
);
//*************code***********//
assign mux_out = (sel==2'h0)? d1:(sel==2'h1)?d2:(sel==2'h2)?d2:d0;
//*************code***********//
endmodule
两个T触发器
级联
T触发
功能是,在T
使能下,输出信号翻转,否则保持,然后将两个T
级联
`timescale 1ns/1ns
module Tff_2 (
input wire data, clk, rst,
output reg q
)