fpga
奇点点点点
这个作者很懒,什么都没留下…
展开
-
FPGA学习笔记
自己看 parameter 定义常量 如:parameter a=2; wire 常用来表示单个门驱动或连续赋值语句驱动的网络型数据 如wire[7:0] a,b tri 表示多驱动的网络型数据 reg 数据储存单元 reg[3:0] rega,regb;//定义两个4位的名为rega,regb的存储单元 reg指标是被定义的...原创 2018-09-11 21:52:32 · 363 阅读 · 0 评论 -
FPGA学习(一)——模块
模块由两部分组成,一部分描述接口,另一部分描述逻辑功能(可以类比软件程序中的函数由数据加算法组成),逻辑功能定义输入怎么影响输出。1、模块端口定义 module 模块名(口1,口2,口3,口4,……); 口1,口2,口3,口4,……表示模块的输入和输出名。 引用模块时其端口可以用两种方法连接 (1)严格按照模块定义的端口顺序连接 模块名(连接端口1...原创 2018-09-09 20:44:46 · 1352 阅读 · 0 评论 -
USB-Blaster驱动安装失败——文件哈希值不在指定目录中
转载的原博客链接:https://blog.csdn.net/chengbozhe/article/details/47335391问题:文件的哈希值不在指定的目录文件中解决办法: 1、 Windows键+R→shutdown.exe /r /o /f /t 00→确定 2、选择“疑难解答” 3、”高级选项”→”启动设置”→”重启” 4、重启的时候就出来安全模式列表→选择“...转载 2018-09-16 09:49:28 · 5504 阅读 · 0 评论 -
Verilog入门——Quartus2基础使用
一、新建工程1、打开Quartus22、点击菜单栏中的“file”,选择“New Project Wizard"3、点击Next4、选择工程存储路径5、输入工程名字6、点击Next7、选择fpga类型和型号,根据自己的板子型号选择8、一路Next,直到finish9、到此一个新工程就创建完成了10、新建一个Verilog HDL 文件11、粘贴以下代码,主要功能是让...原创 2018-09-17 22:03:13 · 23426 阅读 · 0 评论 -
FPGA学习笔记——VGA
在学习FPGA的路上跌跌撞撞,希望能和读者一起进步,如果文章能帮到读者那笔者很高兴,同时把博客做笔记用。写之前先安利一下杨超越,不喜欢看的可以直接去看正文。笔者真的是深陷在她的优秀的灵魂中无法自拔了,看完她录的“送一百位女孩回家第二季”,深有感触,她真的是一个拥有坚强、自爱、乐观、不卑不亢、独立等等很多品质的女孩。我不清楚王菊和那些粉丝们或者那些女权主义所拥护的新时代的女权主义包含哪些东西,但...原创 2018-09-26 15:44:53 · 898 阅读 · 0 评论 -
FPGA学习笔记——计数器IP核
一:新建FPGA工程以前写过,不会的可以翻翻我以前的博客二:选择工具(Tools)里面的MegaWizard Plug-In Manager。三:选择第一个选项,然后点击Next。四:在左面找到Arithmetic,打开它,找到LPM_COUNTER;右边语言选择verilog HDL,选择语言下面是选择要输出的文件名字,可以在自己设定的路径下新建一个扩展名为.v的文件,然后选择它为要...原创 2018-11-05 22:21:00 · 3590 阅读 · 0 评论