4、通用偶数分频

最新推荐文章于 2024-07-22 08:31:28 发布

冷心为王

最新推荐文章于 2024-07-22 08:31:28 发布

阅读量35

点赞数

分类专栏： FPGA/IC求职文章标签： fpga开发

本文链接：https://blog.csdn.net/qq_38305241/article/details/132639853

版权

FPGA/IC求职专栏收录该内容

15 篇文章 2 订阅

订阅专栏

4、通用偶数分频

以4分频为例：

在这里插入图片描述

module even_div 
#(
    parameter CNT_MAX = 3'd4,
    parameter WIDE = 8'd12
)
(   input wire clk,
    input wire rst_n,
    output reg clk_out
);
    reg [WIDE-1:0] cnt;
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            cnt <= 2'b0;
        else if (cnt == (CNT_MAX>>1) - 1)
            cnt <= 2'b0;
        else
            cnt <= cnt + 1'b1;
    end
    
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            clk_out <= 1'b0;
        else if (cnt == (CNT_MAX>>1) - 1)
            clk_out <= ~clk_out;
    end
endmodule