![](https://img-blog.csdnimg.cn/20201014180756757.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
VCS
qq_38453556
这个作者很懒,什么都没留下…
展开
-
VCS 视频教程 笔记 第五课
第五课如何写出一个合格的RTL代码,如何在仿真和验证时节省资源目标:1.养成好的coding style 2.通过+rad选项改善仿真性能VCS内部结构VCS当中有三个主要结构可以改善仿真性能以及几个coding改善方式:使用可综合的verilog语法 提升抽象层次,不要用太底层的描述方式,可以适当地用状态机描述 避免双向口,和开关级的原语(很少会碰到)...原创 2020-07-13 19:21:39 · 216 阅读 · 0 评论 -
VCS 视频教程 笔记 第四课
第四课Debugging simulation mismatchesif (data == 3)是判断语句,而误写成 if(data = 3)就会先把值赋给data,再判断data是否为3,因此判断语句永远为真。用(3 == data)可以避免误操作,只要少一个等号就会报错。本章学习内容使用+race选项对竞争冒险现象生成报告 e.g.对一个数据同时进行读和写 使用$vcdpl...原创 2020-07-13 19:21:28 · 646 阅读 · 0 评论 -
VCS 视频教程 笔记 第三课
第三课Post-processing with VCD+ files后处理模式第二课中介绍的是互动模式(interactive)是一种动态debug的做法,在第三课中后处理模式(post-processing)需要先仿真完成后打开波形当项目趋于收敛时(即比较稳定)时,不会干预仿真,而是等仿真执行完毕出现Fail会启用DVE,只有ERROR和Warning出现说明可以仿真是可以...原创 2020-07-13 19:20:58 · 512 阅读 · 0 评论 -
VCS 视频教程 笔记 第二课
第二课UCLIVCS Debugging Support三种方式:1.System Task Call2.VCS UCLI 3.VCS DVE(GUI)DVE用的情况较多,但现在用的更多的是verdi,verdi不用做编译和仿真,只用作debug。四个需要考虑的因素:1.simulation speed取决于电脑本身的性能,代码的质量,开关选项以及仿真的级别。一般来说...原创 2020-07-13 19:20:38 · 1061 阅读 · 0 评论 -
VCS 视频教程 笔记 第一课
第一课仿真事件队列Verilog内建仿真规范同一个代码在不同的仿真器当中,或者同一个仿真器的不同版本结果可能是不同的,因为仿真器的内建规范不同。verilog的仿真队列如上图所示:1.VCS首先会读取所有的initial和always block,并执行一些没有延时的语句。2.将时间设置成t=03.进入active region:(1)首先执行原语(包括UD...原创 2020-07-13 19:21:15 · 872 阅读 · 1 评论