VCS 视频教程 笔记 第三课

最新推荐文章于 2023-05-17 16:21:36 发布
最新推荐文章于 2023-05-17 16:21:36 发布
阅读量558 收藏 2
点赞数 1
分类专栏： VCS
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_38453556/article/details/103082255
版权
本教程聚焦于VCS仿真工具的后处理模式，讲解如何利用VCD+文件进行波形分析。在项目稳定且不需要交互式调试时，后处理模式尤为适用。启用$vcdpluson选项记录波形，并通过level_number控制记录深度。此外，还介绍了编译选项、内存管理以及如何利用条件编译和宏辅助调试。
摘要由CSDN通过智能技术生成

第三课

Post-processing with VCD+ files

  • 后处理模式

第二课中介绍的是互动模式（interactive）是一种动态debug的做法，在第三课中后处理模式（post-processing）需要先仿真完成后打开波形

当项目趋于收敛时（即比较稳定）时，不会干预仿真，而是等仿真执行完毕

出现Fail会启用DVE，只有ERROR和Warning出现说明可以仿真是可以执行的。 

有一些大型项目的仿真可能要进行好几天，因此仿真速度是比较重要的影响因素

什么时候使用后处理模式：1.仿真比较成熟的项目时  2.需要并行处理波形文件时

 

  • VCD+

启用$vcdpluson选项来记录波形文件。可以记录所有波形也可

最低0.47元/天 解锁文章
qq_38453556
关注
专栏目录
VCS 视频教程 笔记 第一课
qq_38453556的博客
07-13 919
第一课 仿真事件队列 Verilog内建仿真规范 同一个代码在不同的仿真器当中，或者同一个仿真器的不同版本结果可能是不同的，因为仿真器的内建规范不同。 verilog的仿真队列如上图所示： 1.VCS首先会读取所有的initial和always block，并执行一些没有延时的语句。 2.将时间设置成t=0 3.进入active region：（1）首先执行原语（包括UD...
Synopsys VCS Tutorial 1 -- Installation
Shannon_Labs的博客
04-12 1115
Synopsys VCS Tutorial 1 -- InstallationWelcome to Synopsys tutorial seriesPreparationInstall centos 7 on vMware virtual machineInstall Synopsys Tool-chain Welcome to Synopsys tutorial series These tut...
如何使用VCS和verdi跑通《UVM实战》上的例子
sinat_41774721的博客
04-01 7569
文章目录1.将下载好的代码导入虚拟机2.对文件的修改3.在终端输入vcs运行代码 最近我打算跑一下UVM实战上的例子加深对UVM的理解，以及提高代码编写的能力。一开始按照网上的方法，并没有跑通，遇到各种意料之外的问题，发现对于小白真是有点困难。最后集各家博主之长，总算跑通了，希望对大家有点帮助。 1.将下载好的代码导入虚拟机 2.配置路径 保存好后，在当前路径source一下 2.对文件的修改 首先在top_tb.sv中，将‘timescale 1ns/1ps注释掉，添加‘include “du
VCS USER GUIDE
09-24
VCS® MX/VCS MXi™ User Guide 芯片验证工具资料，2014版本，放心下载
VCS-入门脚本（Tcl）编写
weixin_44511423的博客
09-05 4828
本文针对vcs入门写的一个简易Tcl脚本 1.工程的目录结构 2.Tcl脚本Source code 在terminal中输入vim Makefile Makefile中源文件如下 .PHONY:com cov clean debug OUTPUT = cpu_top #compile command VCS = vcs -sverilog +v2k -timesca...
VCS 视频教程 笔记 第四课
qq_38453556的博客
07-13 713
第四课 Debugging simulation mismatches if (data == 3)是判断语句，而误写成 if(data = 3)就会先把值赋给data，再判断data是否为3，因此判断语句永远为真。 用(3 == data)可以避免误操作，只要少一个等号就会报错。 本章学习内容 使用+race选项对竞争冒险现象生成报告 e.g.对一个数据同时进行读和写 使用$vcdpl...
VCS 视频教程 笔记 第二课
qq_38453556的博客
07-13 1114
第二课 UCLI VCS Debugging Support 三种方式：1.System Task Call2.VCS UCLI 3.VCS DVE(GUI) DVE用的情况较多，但现在用的更多的是verdi，verdi不用做编译和仿真，只用作debug。 四个需要考虑的因素： 1.simulation speed 取决于电脑本身的性能，代码的质量，开关选项以及仿真的级别。一般来说...
Git学习笔记
KISS
07-08 1万+
        Git   00_Git常用命令 01_课程介绍 02_官网介绍 03_概述_版本控制介绍 04_概述_分布式版本控制VS集中式版本控制 05_概述_发展历史 06_概述_工作机制和代码托管中心 07_安装_安装和客户端的使用 08_命令_设置用户签名 09_命令_初始化本地库 10_命令_查看本地库状态 11_命令_添加暂存区 12_命令_提交本地库 13_命令_修改文件 14_命令_版本穿梭 15_...
数字IC设计——Makefile脚本（示例）
蜻蜓队长c的博客
05-24 1388
#************parameter input************* #※prepare the source list file and then make add the soucefile name #for example ,the Verilog source file's name is vlog_list.f then :make norsim src_list=file_list src_list = sim simv_name = simv vpdpluse_name.
VCS命令详解(二):仿真命令
最新发布
heiguang2005的专栏
05-17 3721
指定./simv.vdb/scov/results.db和./simv.vdb/reports/ova.report文件的替代名称或位置和名称。使得能够显示跟踪信息只有当VCS约束求解器无法计算的溶液中，通常是由于不一致constraints.When选项的值是2的模式中，分析缩减到最小的一组不一致的限制，从而有助于调试处理。用于输入+ vcs + flush + log，+ vcs + flush + dump和+ vcs + flush + fopen所有三个选项的快捷方式选项。还报告从未触发的断言。
数字IC中的Makefile简明教程
yh13572438258的博客
11-22 5627
芯片设计中的Makefile精简介绍 Makefile可以做什么？ Makefile可以根据指定的依赖规则和文件是否有修改来执行命令。常用来编译软件源代码，只需要重新编译修改过的文件，使得编译速度大大加快。 Makefile的基本格式 目标：依赖 命令 目标是要生成的结果，依赖是生成结果需要的源文件和上一步骤的结果，命令是当目标不存在或者依赖更新时执行的命令。注意命令前必须用tab来缩进，不可以用空格。 示例一： simv: tb.sv dut...
VCS使用学习
IC_SOC_ARM
03-14 1万+
最近在学习VCS，现将VCS的一些使用心得记录下来。            VCS是synopsys的仿真verilog的仿真器。基于linux系统。有命令行模式和图形化模式。图形化模式是用的dve。             以串口verilog代码使用为例，进行VCS使用说明。             简要说明下该串口功能。该串口工作在波特率为115200，无奇偶检验位。一位停止位。当使能
vcs软件自带用例和使用手册位置
Leo ICer的博客
10-13 2194
/home/xxx/tools/Synopsys/vcs_2018.9/vcs/O-2018.09-SP2/doc/examples
vcs中RTL仿真的竞争
youzizhile的专栏
07-19 4775
本文介绍如何解决vcs中RTL仿真的竞争。
VCS常用的编译和仿真选项详细说明
打工人的天堂
05-27 1万+
VCS仿真命令详解
Synopsys VCS 学习笔记（一）
weixin_30872499的博客
06-02 1646
1、VCS常用编译命令： 　　vcs source_files [source_or_object_files] optionse.g vcs top.v toil.v -RI +v2k Details of Options: -I:Compiles for interactive use +v2k:Enables new language features in the proposed ...
[VCS]门级仿真及SDF反标
元直的博客
09-08 7431
相对于RTL仿真，门级仿真占用的计算资源虽然很多，但是在静态时序检查（STA）工具普遍应用之前，带时序的动态门级仿真几乎可以说是唯一的timing sign-off手段了。 那么在STA工具已经成熟的现在，门级仿真还有存在的必要吗？为什么有些公司的设计流程中还包括门级仿真这个必需的步骤呢？
SYNOPSYS VCS常用命令使用详解
热门推荐
菜头
10-24 5万+
VCS对verilog模型进行仿真包括两个步骤： 1. 编译verilog文件成为一个可执行的二进制文件命令为：vcs source_files 2. 运行该可执行文件：./simv 类似于NC, 也有单命令行的方式：vcs source_files -R -R 命令表示, 编译后立即执行。 vcs常用的命令选项如下： -cm line|cond
VCS常用命令
小小黑的博客
04-02 1万+
VCS 常用编译选项 在学习VCS(Verilog Compile Simulator)过程中遇到不知道的编译命令可以使用 vcs -full64 -help 来查看帮助！ VCS学习过程中可能需要查看对应的 User Guide，一般情况下在vcs的安装目录下的doc文件夹里面会有PDF文件，或者查看这里。 VCS就是编译用户输入的源文件生成对应的可执行文件（默认是二进制的simv文件），在...
VCS入门指南：中文教程与命令详解
VCS指南，中文教程，是专为想要深入了解Verilog Compile Simulator (VCS) 的学习者设计的一份实用教程。VCS是一款强大的工具，主要用于Verilog源代码的编译仿真，同时支持对VHDL和C/C++源代码进行混合仿真，适用于...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值