![](https://img-blog.csdnimg.cn/20201014180756919.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
DC
qq_38453556
这个作者很懒,什么都没留下…
展开
-
DC 视频教程 第十一课
第十一课Post-output dataDefault Optimization默认状态下,DC会将CLK网表和一些潜在的高扇出(HFN)网表视为理想网络,除此之外所有的电路都会考虑延迟和DRC的影响。...原创 2020-03-26 16:44:46 · 1681 阅读 · 0 评论 -
DC 视频教程 第十课
第十课Multiple clocks and Exceptions多时钟的处理;同步/异步时钟的区别,multi-cycle时钟等等。Multiple synchronous clock designs同步时钟:指所有的时钟来源于同一个晶振或者RC振荡电路,不同的时钟之间具有固定的相位关系。异步时钟:不同的时钟来源于不同的时钟源,且它们之间没有固定的相位关系。与异步时钟相关的关键词:异...原创 2020-03-10 17:13:23 · 647 阅读 · 0 评论 -
DC 视频教程 第九课
第九课介绍一些特殊情况下会用到的功能和命令,如:占空比非50%的时钟,多个外部输入驱动/输出负载等等。Define a clockcreate_clock -period 2 -name my_clk [get_ports CLK]set_input_delay -max 0.6 -clock my_clk [get_ports A] create_clock命令时,已经给带有cloc...原创 2020-03-09 16:37:42 · 555 阅读 · 0 评论 -
DC 视频教程 第八期
第八期Timing AnalysisDC仅能把RTL代码翻译成原理图,综合之后还需要检查综合后的电路是否能够使用。除了DC内部嵌入的时序分析软件以外,PrimeTime可以进行权威、全面的时序检查。...原创 2020-02-21 16:43:36 · 546 阅读 · 0 评论 -
DC 视频教程 第七课
第七课Reducing large datapath delay例如:y <= ab + cd + e - f; 由于两个寄存器之间组合电路太多可能满足不了时序,这个时候一个比较好的解决方法就是pipeline(流水线),在组合电路中间插入寄存器。那么原来需要1个cycle完成的事情,现在可以用3个cycle去完成。代价:流水线级数越大,面积越大,初始化延迟越高。并且时钟频率取决于最慢...原创 2020-02-19 10:47:16 · 646 阅读 · 0 评论 -
DC 视频教程 第六课
第六课Synthesis Optimization Techniques本节课主要讲综合中的优化策略。top-down是直接从顶层开始综合;bottom-up是先从底层分模块一个一个加约束综合,最后再对top综合,往往在综合top层时已经不需要再添加额外的约束。bottom-up方法需要对每个小模块分别添加约束和综合,工作量过大,因此top-down方法使用较多。如果想做出性能优秀的芯...原创 2020-02-15 14:35:27 · 1071 阅读 · 0 评论 -
DC 视频教程 第五课
第五课Environment Attributes**环境约束(environment attributes)**包括:1.输入驱动的强度 2.输出容性负载 3. PVT效应(温度的影响)以及工艺角 4.互连线上RC的影响Factors affecting timing图中标红的部分就是环境约束,添加环境约束的过程就是在模拟芯片实际的工作环境。**即使不加任何约束DC也可以综合,但是综...原创 2020-02-12 18:20:33 · 522 阅读 · 0 评论 -
DC 视频教程 第四课
第四课Timing constraints最后需要完成DC能够读入的tcl脚本setup_timing目标:定义时序电路中所有路径的时序约束,约束分为三个部分:1.input logic paths2.internal paths3.output paths约束具体取决于芯片的spec,工艺等。DC默认的外部环境是由__同步时钟__驱动的:1.输入信号由posedge驱动的器件产...原创 2020-02-11 16:49:16 · 600 阅读 · 0 评论 -
DC 视频教程 第三课
第三课Design and library objects原创 2020-02-08 21:12:40 · 889 阅读 · 0 评论 -
DC 视频教程 第二课
第二课Design and technology data1.载入RTL设计和逻辑库(即Verilog文件和db文件)2.载入physical technology和design data包括milkway derectories, tf file, rc modeling files, floorplan data.需要对一些协议和端口很熟悉,例如PCIE协议、AMPA协议(?)、AM...原创 2020-01-21 11:44:03 · 2167 阅读 · 1 评论 -
DC 视频教程 第一课
第一课导入目标:需要明白自己所写的代码转化成电路以后大体的结构如何DC的功能:将RTL级代码所描述的电路图根据工艺库厂商提供的基本单元映射到门级netlist运行DC需要三个条件:1.RTL code2.工艺库文件3.约束文件一般DC综合的时候不考虑版图信息,若需要考虑版图则可以从后端提取参数,作为物理约束进行综合。代码必须先经过完整的功能验证才能保证综合出来的电...原创 2020-01-21 11:43:49 · 1259 阅读 · 1 评论