题目：输入一个8bit数，输出其中1的个数，只能使用1bit全加器

一、思路

全加器（full_adder）：是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器，一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。
一位全加器的真值表如下：假设Ai，Bi，Ci-1是输入信号，s1和c1是输出信号，并且有Ai是被加数，Bi是加数，相邻低位来的进位数是Ci-1，输出本位和是Si，向相邻高位进位数是Ci

针对全加器的特性，设计思路如下（图中a,b为加数；cin为前一位进位；sum为输出本位和；cout为相邻高位进位数）：

最终结果用4位二进制表示，至于结果的每一位来源可以通过经过cout端口的次数来确定，即0次（全从sum端口出）为最低位，依次类推。

二、代码

最终结果用4位二进制表示，至于结果的每一位来源可以通过经过cout端口的次数来确定，即0次（全从sum端口出）为最低位，依次类推。

代码如下：

module f_add(a,
            b,
            ci,
            s,
            co
            );
    input a;
    input b;
    input ci;
    output s;
    output co;
    
    assign {
   co,s}=a+b+ci;
endmodule

module count_1_add(
                    data_in,
                    data_out
                    );
    input [7:0]data_in;
    output [3:0]data_out;
    wire s0,s1,s2,s3,s4,s5,s6;
    wir