Verilog 标识符和转义标识符

内容

在 Verilog HDL中，标识符（ Identifier）被用来命名信号名、模块名、参数名等，它可以是任意一组字母、数字、$符号和（下划线）符号的组合。应该注意的是，标识符的字母区分大小写，并且第一个字符必须是字母或者下划线。
以下标识符是合法的：

以下标识符是不合法的：

为了使用标识符集合以外的字符或标号， Verilog HDL规定了转义标识符。采用转义标识符可以在一条标识符中包含任何可打印的字符。转义标识符以“\”（反斜线）符号开头，以空白结尾（空白可以是一个空格、一个制表字符或换行符）。

以下是合法转义标识符：