浅谈PCB Layout

在进行PCB Layout时需考虑电流路径的变化，即：哪些路径的电流是变化的，哪些路径的电流没有发生变化（如：串联大电感时可等效认为电流未发生变化）。要关注电压源、电流源（例如半导体器件等效成电流源）、半导体器件以及电容所构成的回路，尤其对于开关管导通和关断之间的电流回路路径的差异路径（一般是发生di/dt的路径，这种差异需要在PCB布局过程中得到最大的关注，并且是一个重要的注意点。）电流的瞬态变化会导致磁通发生改变，再加上器件本身以及线路等的寄生电感，会产生感应电动势，若此变化的回路为地回路的一部分，则在电流路径变化的交接点处会产生地弹现象。

所以PCB Layout规避问题的本质是否可以分为两点：即减小磁场干扰和电场干扰？？？磁场干扰是否又可分为两种，一种是因电磁感应定律导致自身线路感抗而产生的线路压降，另一种是线路之间的近场耦合；电场干扰是否应该为容性耦合的干扰，而容性耦合又分为元器件之间的耦合和PCB不同层面之间的铜皮之间的耦合，元器件之间的耦合例如驱动变压器之间的匝间电容的耦合、桥式电路高低端开关管中内部寄生电容之间的串扰、开关管与散热器之间的共模干扰、变压器自身原副边之间的共模干扰等等，PCB不同层面之间的耦合是因为上下层之间（如果上下层之间垂直方向存在走线或铺铜的话）因介电常数而导致的寄生电容的存在。所以对于弱信号的走线，其所在层面上下两层尽量不要走功率电路（尤其是动点线路），防止功率杂波通过电容耦合到弱信号。

此外，在考虑走线loop时，不同功能电路的优先级顺序建议为：反馈回路＞功率回路＞采样回路＞芯片VCC供电回路。

文章来源: link.