Jay丶ke
这个作者很懒,什么都没留下…
展开
-
AXI死锁
在设计的互联结构中,会给来源不同的ARID增加一些位以区分不同的master,比如master1发送的ARID经过互联结构由0变为了10,master2发送的ARID经过互联结构由0变为了20。以牺牲outstanding传输访问机制中AW通道的传输效率为代价,只有当前一笔传输的写数据全部发送完毕之后,才能发起下一笔的写地址命令,换句话说,不支持写outstanding。于是,循环等待的局面形成,W00等待W01,W01等待W11,W11等待W10,W10等待W00,总线传输陷入死锁。...原创 2022-08-31 17:41:54 · 2993 阅读 · 1 评论 -
AXI (Atomic Accesses)
目录:AXI (Atomic Accesses)1.Exclusive accesses(独占机制):(1) Exclusive accesses 介绍(2) Exclusive accesses 基本过程(3) 从Master的角度来观察exclusive access(4) 从Slave的角度来观察exclusive access2.Locked accesses:AXI (Atomic Accesses)A7主要描述了AXI协议中的exclusive 访问和locked访问机制。在编程中,原子操原创 2022-04-02 15:59:13 · 1788 阅读 · 0 评论 -
AXI (Transaction ID & order model)
目录:AXI (Transaction ID & order model)1.Transaction ID:2.Transaction ordering:>对于读事务order而言:>对于写事务order而言:>读写事务对比:3.Width of transaction ID fields:4.Interconnect function:(1)转发功能(2)多机仲裁功能(3)读数据重排序功能AXI (Transaction ID & order model)1.Tra原创 2022-04-01 15:50:32 · 1067 阅读 · 0 评论 -
AXI (Transaction Attributes)
目录:AXI (Transaction Attributes)1.事务类型与属性:2.存储相关属性信号:3.存储类型:4.图片示例:AXI (Transaction Attributes)1.事务类型与属性:现代计算机架构中,对memory的读写有若干种优化,prefetch, cache, write buffer。同时,对host来说,一些其他的外部设备的寄存器或者外部设备的内存也会被映射到host端的地址上。这部分地址常常不能应用以上的优化方式,因此axi需要对不同种类的地址使用不同的策略,Ax原创 2022-04-06 11:58:34 · 712 阅读 · 0 评论 -
AXI (三板斧)
目录:Outstanding / Out-of-order/ Interleaving1.Outstanding:2.Out-of-order:3. Interleaving:Outstanding / Out-of-order/ Interleaving1.Outstanding:从字面理解,outstanding表示正在进行中的,未完成的意思,形象地说就是“在路上”,Outstanding操作是不需要等待前一笔传输完成就可以发送下一笔操作。AXI因为是通道分离的所以master不需要等待前一笔操作原创 2022-04-06 15:51:29 · 1147 阅读 · 0 评论 -
AXI协议
目录:AXI protocol1.综述:2.AXI架构:1)AXI通道简述:2)AXI互联结构:3)AXI中使用寄存器切片(Register slices):3.单接口需求:1)时钟2)复位(异步复位,同步释放)3)基本读写事务<1> 握手过程<2> 通道信号需求4.图片示例:5.如何一行插入两张图片:6.插入表格:7.插入Flowchart流程图:AXI protocol1.综述:本文参考AMBA AXI4 Protocol Specification文档并做出分析整理,错误原创 2022-03-23 20:57:15 · 581 阅读 · 0 评论 -
AHB_SRAM
目录:AHB_SRAM1.设计规格2.架构3.模块设计(1)AHB总线控制单元 ahb_slave_if.v(2)存储单元sram_core.v4.verificationAHB_SRAM1.设计规格支持8位、16位和32位的SRAM数据读写操作支持SRAM单周期读写支持在多块SRAM组成的存储器中,根据不同地址系统选择一块或者多块SRAM2.架构SRAM在整个系统中作为缓存,SRAM控制器实现SRAM存储器与AHB总线的数据信息交换,其一端连接AHB总线,另一端连接SRAM(8k*8两个原创 2022-03-18 15:24:26 · 762 阅读 · 0 评论 -
AHB协议
目录:AHB协议1.AHB简介:2.AHB架构:3.AHB-Lite架构:4.总线操作Flow:5.AHB 重要的ctrl signal:6.基本传输:(1)Basic transfers:(2)With Wait transfers:(3)多个Single Transfer的pipeline操作:(4)four-beat wrapping burst:(5)eight-beat wrapping burst:AHB协议1.AHB简介:AHB总线在AMBA2中就已经定义,AHB总线一开始主要是作为系统原创 2022-03-15 16:53:54 · 360 阅读 · 0 评论