AHB_SRAM
于 2022-03-18 15:24:26 首次发布
本文详细介绍了如何设计AHB总线与SRAM的接口,支持8位、16位和32位数据读写。设计包括AHB总线控制单元和存储单元,其中AHB总线控制单元接收总线信息并处理,存储单元由8个子模块组成,每个包含SRAM和BIST结构。此外,文章还讨论了存储器故障模型和March C+测试算法在MBIST中的应用。
摘要由CSDN通过智能技术生成