AXI协议

已于 2022-04-01 11:00:52 修改
阅读量587 收藏 2
点赞数
分类专栏： AMBA协议 文章标签： verilog fpga开发
于 2022-03-23 20:57:15 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_39541098/article/details/123653078
版权
本文详细介绍了AXI协议的架构，包括读写地址、数据、响应通道的特性，强调了通道间的握手信号依赖关系，以及事务结构中的地址结构、数据传输和响应结构。AXI协议支持高性能系统设计，具备灵活的互联架构和低延迟特性，适用于高带宽和低延迟场景。
摘要由CSDN通过智能技术生成

目录：

AXI protocol

1.综述：

本文参考AMBA AXI4 Protocol Specification文档并做出分析整理，错误之处欢迎指出。

AMBA AXI协议支持高性能高频的系统设计，该协议拥有以下优点：

  • 适合高带宽和低延迟的设计
  • 不需要复杂的桥即可提供高频操作
  • 可以满足多种组件的接口需求
  • 适合高初始访问延迟的存储器控制器
  • 提供互联架构实现的灵活性
  • 向后兼容AHB与APB接口

同时，该协议还拥有以下特点：

  • 分离的（地址/控制）和（数据）两个部分 ，（地址/控制）是在一个通道
  • 通过使用字节选通信号（strobe）的方式支持非对齐数据传输
  • 使用突发传输时只需要传输起始地址
  • 允许地址信息提前于实际数据传输发送
  • 分离的读写数
了解本专栏 订阅专栏 解锁全文 超级会员免费看
Jay丶ke
关注
专栏目录
订阅专栏
AXI协议详解
weixin_61103637的博客
03-27 1186
本章主要总结axi协议知识AXI标准协议有五路独立的数据通道（分别为读数据通道，写数据通道，读地址通道，写地址通道，写回复通道），每一路数据通道都遵循双向握手机制，即使用VALID和READY信号作为控制信号来传输数据，只有VALID与READY同时为高的时候，才可以正常的发送数据，而通常情况下，VALID信号用来表示什么时候“地址、数据、和控制信号”是有效的，而READY信号则用来表示什么时候从设备准备好采集数据了。对于上面的讨论，我们可以发现这三种情况，都可以顺利完成握手，同时，协议同样规定，“
AXI协议学习
意大利炮修理师的博客
04-15 2436
AXI协议学习
一、AXI 协议
凡物加倍磨治，皆能变化气质
06-05 4629
ARM学习书籍或者思路总结，以XMIND 为形式，构建思维大厦，蛰伏与积累，下面补充对XMIND的描述
AXI协议规范超详细中文总结版
争取早日成为硅农
06-18 1万+
AXI4协议支持基于AXI ID事务标识符的顺序模型。到任何单个外设的事务顺序必然与事务被发出的顺序一致。使用相同或重叠地址的存储器事务的到达顺序必然与事务被发出的顺序一致。注意：在拥有多个主设备的AXI系统中，AXI ID中包含主设备的标识符，这意味着对于顺序模型对于每个主设备而言是独立的。AXI顺序模型同时要求所有相同方向且AXI ID一致的事务的响应顺序必须与事务发出顺序一致。
AXI协议（5）：AXI协议的burst机制
热门推荐
呆呆象呆呆的博客
07-26 1万+
从图中我们发现，在每次数据传输中使用的数据总线字节位置（byteline）不同，分别是[70]，[158]，[2316]，[3124]，尽管数据以字节为单位，分为多个周期传输，但是数据的位置仍与其地址对应。那么在数据传输的范畴中，就使用burst来表示一种传输模式在一段时间中，连续地传输多个（地址相邻的）数据。对应于下图的情况中，灰色的部分代表数据无效，第一次的传输中低地址第一字节有效，其他数据无效的，WSTRB信号为0x01，WSTRB[0]为1，即D[70]有效。...
AMBA AXI 协议
weixin_49445698的博客
04-18 1129
关于AXI协议的文章网上很多，但都差“亿点点”细节，很多都是给我一种戛然而止的感觉，没说明白。我在公司得到的这个文档相对详细，发出来供自己复习，也希望帮到其他需要了解AXI协议的朋友。
axi协议学习
mute_dog的博客
10-08 619
sig_namesource写地址通道awidMS用于标识写地址是哪个主机发出。awaddrMS写地址。awlenMS突发长度，给出突发传输的次数（拍数）[3:0]：axi3，所有突发长度为1-16。[7:4]：axi4，incr为1-256，其余长度为1-16。awsizeMS突发大小，给出每次突发传输的大小（bits）总传输量=len*size。MS突发类型，fixed，incr，wrap，reserverd。awlockMS。
AMBA-AXI协议
Christmaso的博客
08-15 6001
AXI-guide
AXI协议基础知识
XP的博客
05-26 5256
1、AXI简介 AXI（Advanced eXtensible Interface）是一种总线协议，该协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写数据通道、并支持显著传输访问和乱序访问，并更加容易就行时序收敛。 2、AXI 特点 单向通道体系结构，信息流只以单方向传
ARM公司AXI协议文档
10-26
ARM公司AXI协议文档 AXI（Advanced eXtensible Interface）是一种高性能、可扩展的总线协议，由ARM公司开发，主要应用于系统-on-chip（SoC）设计中。AXI协议文档提供了AXI总线协议的详细规范和实现指南。 AXI协议...
AXI4-协议规范解析_axi总线_AXI协议_axi4_AXI4协议_AXI_
10-01
AXI4是AXI协议的第四代版本，它进一步优化了数据传输效率和系统资源的利用率。在本篇文章中，我们将深入探讨AXI4协议规范，特别是其核心特征、结构以及如何在实际设计中应用。 AXI4协议基于AXI3，增加了写响应通道...
AXI总线协议（中文）+AXI总线协议（英文）
06-26
1. **分离的地址、数据和控制信号**：AXI协议将数据传输、地址传输和控制信号（如读写使能）分开，提高了总线的并行处理能力，使得多个事务可以同时进行。 2. **突发传输（Burst Transfer）**：AXI支持突发传输模式...
AXI协议(中文版)和AXI协议详解.rar
11-27
这个压缩包包含的资源是对AXI协议的中文解读，对于理解和应用AXI协议非常有帮助。 首先，AXI协议的核心概念包括主设备（Master）和从设备（Slave），主设备发起数据传输请求，从设备响应并处理这些请求。协议分为...
Zynq AXI协议详细官方文档（全英文，有重点标记）
03-11
**Zynq AXI协议详解** AXI（Advanced eXtensible Interface）是ARM公司推出的一种高性能、低延迟的片上系统（SoC）互连协议，广泛应用于FPGA（Field-Programmable Gate Array）和嵌入式系统中。在Zynq平台上，AXI...
matlab生成任意长度余弦波coe文件以及vivado仿真
qq_37624854的博客
10-12 313
matlab生成的是带偏置的波形，在verilog中减去偏置即可。
64-基于TMS320C6455、XC5VSX95T 的6U CPCI无线通信处理平台
weixin_47007326的博客
10-15 750
1) FPGA采用 Xilinx新一代V5系列芯片，选择型号为：XC5VSX95T-1FF1136C，XC5VSX95T 逻辑模块160 x 46 最大RAM模块1,520Kb，DSP48E 640个，CMT时钟管理6个 RocketIO GTP 16个，总Iobank 20个，最大使用IO数680个。输出信号幅值1V，50欧姆，物理接口为SMA，J4、J5支持后走线40对差分，80根IO。2) 支持千兆网络传输，移植LWIP协议栈，支持ping，TCP、UDP、IP传输协议。
芯片设计-CDC-sgdc约束原理(1)
最新发布
zhangziranzm的博客
10-18 267
本文介绍了在CDC过程中，子模块级sgdc和top层sgdc兼容性处理方法
基于Verilog的简单调制解调器（MODEM）设计
QQ_778132974的博客
10-15 93
请注意，以上代码只是一个简单的基于Verilog的调制解调器示例，实际的调制解调器设计需要考虑更多的因素，如信号噪声、更精确的调制和解调算法、数据缓存等。
AXI协议详解：乱序与交织机制
AXI协议是Advanced eXtensible Interface（高级可扩展接口）的一种标准总线协议，它设计用于高性能系统中的多核处理器与片上存储器或外部设备之间的通信。其特点包括： 1. **分离的通道**：AXI协议定义了五个独立...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Jay丶ke

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值