【闯关第4天】频率计

一、设计要求

设计一个可以检测时钟频率的频率计

二·、设计方案

（1）用TESTCTL.v文件产生总周期为两秒的测试时钟（即为基准时钟），在输出信号EN为1时，对待测时钟进行计数。

（2）用8个CNT10时钟级联测试分频次数（测试范围：0~256）。

（3）用REG32B文件作为寄存器，保存时钟的分频次数。

（4）Top文件中，对各个模块进行连接。

注意：测试时钟需要新输入一个时钟还是在原始时钟的基础上？本次设计采取后者，已知原始时钟周期为20us，设计测试时钟为1s，对其进行测量检验。

若采取前者，独立的基准时钟，修改顶层的输入端口（修改为两个），在测试文件中，添加周期为20us，即可设置1s的基准时钟。

三、设计代码

1、测试时钟的产生