ＤＳＰ与ＦＰＧＡ内部ＦＩＦＯ 并行通信方法

时间 2022.5.6

根据处理系统数据流向，首先FPGA接受AD数字信号，DSP读取FPGA获取的信号并且进行处理，之后DSP将处理之后的信息发送至FPGA，由FPGA进行人机交互显示。本次仅对其中dsp部分硬件配置及工作流程进行描述。

dsp按照思路及片载资源制定工作流程：

流程图工作细节自行理解，根据设计，可将FPGA内部RAM资源生成FIFO模块，并将此FIFO部分作为DSP外围设备，DSP读写操作可以根据FIFO的空满状态作为标志位动作。

        设计中，灵活应用使能信号对读写操作进行控制。