CPU系统级验证——测试激励——riscv-tests代码结构分析

最新推荐文章于 2025-03-08 08:00:00 发布
最新推荐文章于 2025-03-08 08:00:00 发布
阅读量9.4k 收藏 79
点赞数 7
分类专栏： # CPU验证 文章标签： 指令集验证 RISCV
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_39815222/article/details/109026113
版权
本文详细介绍了RISC-V指令集自测试集riscv-tests的内容，包括benchmark、isa和programs测试。深入探讨了不同指令类型的具体测试方法，如整数计算指令、存储器访问指令及控制转移指令等，并提供了具体的测试宏示例。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

riscv-tests是一种指令集自测试集，能够自我检测指令集运行成功还是失败的测试程序。这些程序基本由汇编语言编写。
内包含banchmark、isa、programs测试。
github链接：GitHub - riscv-software-src/riscv-tests

1. benchmark测试

benchmark内包含一些业内公认C代码测试集

该部分代码在编译链接时需要加入crt0.s，原因时crt.s文件是运行C代码的最基本的裸机配置，如果是运行汇编代码则无需将该文件链接在内。

2. ISA测试

在riscv-tests/isa中，内含测试集均为定向指令测试，包含机器/用户/监督者模式下I/A/C/D/F/M类型的指令的测试。此处以64位的指令集环境为例：

1. P/V运行环境

根据运行环境是否为裸机状态可以分为P/V环境，P为裸机状态下测试，即虚拟内存未启动；V状态测试环境中虚拟内存已启动（通常引导了操作系统）。下文以裸机状态下各功能指令为例介绍测试集相关的头文件、宏、内嵌函数等。

  • P环境

机器模式下：包括自陷检测处理、失能多核运行、物理地址保护配置、自陷配置、切换到USER模式等

  • V环境

虚拟地址情况下

2. M/S/U工作模式

根据RISCV用户指令集和特权指令集spec，某些指令只允许在特定的工作模式下才有权限执行。
三种工作模式：RISCV——指令集spec阅读笔记——特权级_KGback的博客-CSDN博客

  • M模式

运行特权指令集spec下的指令。

  • S模式
  • U模式

运行I/A/F/D/M/C相关指令，以及自定义的扩展指令。

3. 汇编宏——构成激励源文件的组件

在测试激励源文件中，

不仅有与测试激励相关的宏，还有一些公用宏——这些宏定义了一些初始化配置，程序段处理和数据段处理，以及一些组成汇编程序的工具类宏。
这些宏均由test_macros.h、riscv_test.h和encoding.h组成。

  • 寄存器编号
  1. x1 一般用作源寄存器，特殊情况下用作目的寄存器
  2. x2 一般用作源寄存器，特殊情况下用作目的寄存器
  3. x3 用作目的寄存器，存储测试激励pass/fail的标志
  4. x4 用作计数器（某些测试下指令要循环执行多次）
  5. x5 用作计数的目标值（一般执行两次，x5=2）
  6. x6 用作旁路测试中nop指令后目的寄存器，会用作与参考值比较的结果值
  7. x29 存储待测指令的结果参考值
  8. x30 一般用作待测指令的目的寄存器，会用作与参考值比较的结果值
  • 相关功能宏
  1. TEST_CASE
    该宏将测试案例代码code执行完后，将案例原本的正确值加载到x29寄存器，并与保存代码结果的寄存器testreg内的值作对比，若不相等则跳转到fail位置；若相等则继续执行。
    #define TEST_CASE( testnum, testreg, correctval, code...)   
                 test_ ## testnum:    
                          code;     \
                          li x29, MASK_XLEN(correctval);        \
                          li TESTNUM, testnum;          \
                          bne testreg, x29, fail;
  2. TEST_PASSFAIL
    该宏定义了pass和fail的入口，实际结果和理论结果相等则跳到pass，若不相等则执行fail。
  3. RVTEST_PASS
    测试通过，将x3的值设为1，并通过环境调用异常将PC值写入到mepc寄存器。
  4. RVTEST_FAIL
    测试不通过，判断x3是否等于0，若不等于0，则将x3寄存器值左移一位并将最低位置1，后同样通过环境调用异常将PC值写入到mepc寄存器。

4. 各类型指令验证corner

  • 整数计算指令

整数计算指令可以分为R-I指令（寄存器-立即数）和R-R指令（寄存器-寄存器）。
对于R-I指令测试有操作数激励测试、寄存器激励测试、旁路设计测试、测试0号寄存器、特殊立即数格式测试。
对于R-R指令测试有操作数激励测试、寄存器激励测试、旁路设计测试、测试0号寄存器

  1. 操作数激励测试
    改变操作数的值，验证实际结果和理论结果是否一致
    相关宏：TEST_IMM_OP(...)、TEST_RR_OP(...)等，均调用TEST_CASE
  2. 寄存器激励测试
    改变源寄存器和操作寄存器，验证实际结果和理论结果是否一致
    相关宏：TEST_IMM_SRC1_EQ_DEST(...)、TEST_RR_SRC1_EQ_DEST(...)等，均调用TEST_CASE
  3. 旁路设计测试
    对于DEST_BYPASS情形，通过在待测指令和数据相关的运算指令间插入0~2条NOP指令来实现，并循环执行两次（通过x4和x5判断）
    相关宏：TEST_IMM_DEST_BYPASS(...)、TEST_RR_DEST_BYPASS(...)等，均调用TEST_CASE
  4. 测试0号寄存器
    将x0寄存器作为原寄存器或目的寄存器，验证x0寄存器在整数计算中是否为只读寄存器且内容始终为0
    相关宏：TEST_IMM_ZEROSRC1(...)、TEST_RR_ZEROSRC1(...)等，均调用TEST_CASE
  5. 特殊立即数格式测试
    在R-I指令测试中，由LUI指令和AUIPC指令采用U型格式的立即数
  • 存储器访问指令

存储器访存指令分为load指令和store指令。

  1. load/store指令基本测试
    测试方案为分别采用正常地址类型（即基址和偏移值皆为正数）；偏移量为负数；基址负数，将基址读到寄存器，然后减少32得到新的基址，测试基址偏移32的读出结果；非对齐地址，将基址读到寄存器，然后减少3得到新的基址，测试基址偏移7的读出结果
  2. 旁路设计测试
    类似于整数计算指令的旁路测试
  3. 数据相关性测试
    主要针对load指令WRW冒险测试
  • 控制转移指令

控制转移指令分为无条件跳转指令和条件跳转指令

  1. 条件分支跳转指令基本测试
    相关宏：TEST_BR2_OP_TAKEN、TEST_BR2_OP_NOTAKEN等
    测试分别在操作数相同和不相同情况下，指令执行跳转的状况，若没有正常跳转则跳转到fail标签处，且被测指令执行两次。
  2. 旁路设计测试
    相关宏：TEST_BR2_SRC12_BYPASS、TEST_BR2_SRC21_BYPASS
    类似于整数计算指令的旁路测试。
  • 控制和状态寄存器指令

该类指令包括CSR指令测试和环境调用相关指令测试

  1. CSR指令测试
    分为指令操作测试用例（即以mepc寄存器为操作对象分别测试CSRRRW、CSRRS、CSRRC三类指令），CSR寄存器读写测试
  2. 环境调用相关测试
    ECALL、EBREAK
Riscv 架构的合规测试
XtremeDV
07-09 1086
为啥直接关注riscv-arch-test，是因为RISCOF 测试框架使用的是riscv-arch-test。
riscv-arch-test系列之riscof使用范例
最新发布
探索未知，成就非凡
03-09 1099
Python 插件仅是一个包含某些标准和定义函数的 python 文件，用于执行测试编译、执行和签名提取等活动。最后，dut-plugin 目录中还需要存在一个 env 目录，其中包含编译和运行 DUT 上测试所需的环境文件，如 model_test.h。此文件将捕获诸如 DUT/参考插件的名称、插件的路径、基于 riscv-config 的 yamls 的路径等信息。该目录还需要包含基于 riscv-config 的 isa 和 platform yamls，这些 yamls 提供了 DUT 的定义。
探索未来的处理器测试：RISC-V Tests
gitblog_00090的博客
05-10 440
探索未来的处理器测试：RISC-V Tests 项目地址:https://gitcode.com/gh_mirrors/ri/riscv-tests 项目介绍 在开放源代码的世界里，RISC-V Tests是一个不可或缺的工具，它专注于为RISC-V处理器提供单元测试框架。这个项目旨在确保RISC-V架构的各种实现都能达到一致性，从而保证软件的兼容性和可靠性。 项目技术分析 RISC-V Test...
使用riscv-tests进行指令测试（二）
百里杨的博客
04-25 1886
从入口开始执行，再跳转到位置；在位置，开始做一些初始化操作，主要包括x系列寄存器、mtvec、stvec、satp、medeleg、mideleg、mstatus、mepc等寄存器；其中，mepc寄存器初始化最关键，这里将地址0x80000190，保存到mepc寄存器中，以确保mret指令执行模式返回时，PC可直接跳转到0x80000190处，即处，我们的第一个测试点；
riscv-arch-test系列之环境安装及运行
探索未知，成就非凡
03-08 974
对于 RV32，此文件位于 riscof-plugins/rv32/config.ini，对于 RV64，此文件位于 riscof-plugins/rv64/config.ini。Spike 是官方的 RISC-V ISA 模拟器，也称为 RISC-V ISA 模拟器 (riscv-isa-sim)。这是安装 riscv-isac 和 riscv-ctg 的首选方法，因为更新的 riscv-ctg 将始终在此处维护。riscv-config/：包含各种 RISC-V 实现的配置文件的存储库。
RISC-V Compliance Tests系列（lowRISC）之简介
探索未知，成就非凡
03-04 958
RISC-V Compliance Tests 是一套用于验证 RISC-V 处理器实现是否符合 ISA（指令集架构）规范的测试程序。背景：RISC-V 是一个开放指令集架构，其开放性推动了生态系统中各种硬件和软件的快速发展。目的：通过标准化的测试用例，确保不同厂商或研究机构开发的 RISC-V 核心在实现时严格遵循规范，从而保证软件在不同实现间的兼容性。特点：测试用例通常涵盖从基本指令到各种扩展（如浮点、压缩、原子操作等），并且以开源形式发布，方便社区共同维护和改进。
Riscv 指令集和架构的合规测试
XtremeDV
07-09 2071
会导致RISC-V生态的碎片化，通俗来讲就是不同的公司设计的RISC-V core很难从RISC-V生态中受益，像它们很难或者根本不能使用通用的GCC，LLVM，GDB等软件工具，而且每家公司开发的系统和软件也几乎只能在自家的core上运行，这对RISC-V生态的建设来讲是一场灾难。通过RISC-V架构测试并不意味着设计符合RISC-V架构。RISC-V架构测试是一组不断发展的测试，旨在帮助确保为给定的RISC-V配置文件/规范编写的软件将在符合该配置文件的所有实现上运行。
使用riscv-tests进行指令测试（一）
百里杨的博客
04-25 4043
riscv-tests，是用于验证RISC-V处理器实现，是否符合其指令集架构规范的一组测试程序。具体来说，riscv-tests目录包含isa、debug、mt和benchmarks的测试文件、底层相关驱动以及编译的文件，用于测试RISC-V CPU的实现。其中，benchmark测试，包含一些业内公认的C代码测试集；而ISA测试，则包含定向指令测试，如机器/用户/监督者模式下I/A/C/D/F/M类型的指令测试。
riscv-tests的使用
热门推荐
a_weiming的博客
01-21 1万+
3.4 riscv-tests的使用 3.4.1 riscv-tests目录的作用。 riscv-tests目录放的是isa、debug、mt和benchmarks的测试文件、底层相关驱动、及其编译的文件，用于测试rocket-chip cpu的性能，可以适当地理解为系统验证，即通过编写C/汇编实现cpu性能的评估。riscv-tests目录的编译依赖于riscv-gnu-toolchain目录，...
RISC-V测试套件详解
gitblog_00625的博客
11-06 463
RISC-V测试套件详解 riscv-tests 项目地址: https://gitcode.com/gh_mirrors/ri/riscv-tests 项目基础介绍与编程...
RISC-V 编译测试记录
qq_30025621的博客
04-11 615
编译： riscv64-wuqi-elf-gcc test_asm.c -march=rv32imafc -mabi=ilp32f -o test_asm 反汇编： riscv64-wuqi-elf-objdump -D test_asm > test_asm.S
riscv-arch-test
08-04
RISC-V 架构测试 SIG 这是 RISC-V 基础架构测试 SIG 工作的存储库。 存储库所有者是： Neel Gala（InCore 半导体） Marc Karasek（灵感半导体） RISC-V 基金会的详细信息、其任务组的工作以及如何成为成员可以在上找到。 有关当前测试框架的更多详细信息和文档，请参阅： 有关测试格式规范的更多详细信息，请参阅： 有关贡献和报告问题，请参阅 测试免责声明 以下是在报告架构套件在其各自目标上执行的通过/失败状态时，可用作目标所有者的免责声明的详尽列表。 为以下未对齐加载/存储测试上传的参考将匹配不支持硬件中未对齐加载/存储的目标。 对加载/存储的硬件未对齐支持的目标将无法通过这些测试。 rv32i_m/privilege/src/misalign-[lb[u],lh[u],lw,sh,sb,sw]-01.S rv64i_m/
测试激励编写方法，即testbench的编写资料
04-17
里面含有testbench preliminary和testbench_vantage两个pdf文件，都是编写testbench的资料
riscvos-c-tests:oslab2021的测试用例
03-14
riscvos-c-tests 更新通知：make命令进行优化，使用格式替换make all CHAPTER=x第x章的测例。 可选项2，3_0，3_1，3_2，4，5，6，7。 重要-加载地址更新： 第2章所有程序加载位置位于0x80400000，与示例代码一致。 第3章测试程序分为3个批处理，每批的地址都为0x80400000 + id * 0x20000，id为程序在此集合中的序号。每一批都与参考代码一致，请分别测试。 第4-7章所有程序加载位置位于0x1000，与示例代码一致。 guide.md修正： 20210312：lab2当前仅目前仅支持 stdout，也就是 0修正为当前仅目前仅支持 stdout，也就是 1 ，与本仓库测试代码user / include / stdio.h一致 可以在user/asm目录下查看汇编来确认加载地址。 其他内容详见。
基于码云（gitee）的riscv-gnu-toolchain下载——在ubuntu下
ZZJ的博客
08-24 2776
riscv-gnu-toolchain 码云安装 这是RISC-V GNU 编译工具链，是RISC-V C和C++交叉编译链。 以下安装过程全部基于码云。 1.安装所需依赖 系统启动之后首先输入命令 sudo apt-get update 与 sudo apt-get update 对其进行更新。 更新之后对编译所需依赖进行安装，终端中输入命令 sudo apt-get install autoconf automake autotools-dev curl libmpc-dev libmpfr-dev l
Ubuntu 21.04 RISCV编译仿真环境搭建：riscv-gnu-toolchain和riscv-tools
m0_69754566的博客
07-22 1774
RISCV编译仿真环境搭建
RISCV编译环境搭建：riscv-gnu-toolchain和riscv-tools
agility9527的博客
09-12 9192
riscv-gnu-toolchain初级入门安装流程
CPU系统级验证——测试激励——imperas公司riscvOVPsimPlus文件分析
知识，既贵，又便宜。
11-11 3881
本分析重点关注该repo向量扩展部分。 1. repo简介 该repo是指令集验证的仿真环境包括，大部分是指令集的测试用例，也包含了一些模拟器，如riscvOVPsimPlus。 主要介绍的是riscvOVPsimPlus指令集模拟器，riscvOVPsimPlus（下面统称ISS）是imperas公司在riscvOVPsim基础上扩充了向量扩展的指令集模拟器，该repo于今年9月份部分开源 什么叫部分开源呢？ 首先该repo必须在imperas官网注册下载，而且必须是企业用户（免费邮箱人家瞧不上.
RISC-V RV32I 指令集 汇总 及蜂鸟E203指令集测试riscv-tests
Jie_MSD的博客
03-10 2826
RISC-V RV32I 指令集 汇总 及蜂鸟E203指令集测试riscv-testsRV32I指令集概述及详细指令蜂鸟E203指令集ISA测试riscv-testsriscv-tests是什么iverilog+gtwave测试VCS+verdi RV32I指令集概述及详细指令 参考链接 https://zhuanlan.zhihu.com/p/252397877 https://blog.csdn.net/limanjihe/article/details/122395354 https://blog.c
riscv-dv使用教程
11-08
riscv-dv是一个用于验证RISC-V处理器的开源框架。下面是使用riscv-dv的一些步骤： 1. 下载riscv-dv：可以从https://github.com/google/riscv-dv下载最新版本的riscv-dv。 2. 安装依赖项：riscv-dv需要一些依赖项，如iverilog、verilator等。可以使用以下命令安装这些依赖项： ``` sudo apt-get install build-essential bison flex libgmp3-dev libmpfr-dev libncurses5-dev libffi-dev zlib1g-dev libssl-dev ``` 3. 编译riscv-dv：使用以下命令编译riscv-dv： ``` cd riscv-dv make ``` 4. 运行测试：使用以下命令运行riscv-dv测试： ``` make SIM=verilator TARGET_SIM_ARGS="+signature=my_signature" riscv_tests ``` 其中，"+signature=my_signature"是指定测试签名的选项。可以根据需要更改签名。 5. 查看测试结果：测试结果将显示在终端中。如果测试通过，则会显示“PASS”，否则会显示“FAIL”。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

KGback

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值