SRAM结构与控制的学习记录

已于 2022-06-12 21:28:20 修改
阅读量969 收藏 10
点赞数 1
分类专栏： 数字IC 文章标签： 学习
于 2022-06-11 20:05:22 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_40113966/article/details/125238024
版权
SRAM结构与控制

(1)相同容量的SRAM,DP-SRAM的面积是SP-SRAM的1.3·1.8倍，尽量使用SP-SRAM
(2)SRAM的输入输出直接接DFF

单口SRAM(SP-SRAM):

在这里插入图片描述
clk to dout 的delay较大；memory深度越大，delay越大。

在这里插入图片描述

双口SRAM(DP-SRAM):

"a"口只写；“b”口只读
addra 与addrb最好不要相同
在这里插入图片描述

真双口SRAM(TDP-SRAM):

“a”“b”都可以读写
在这里插入图片描述

勇敢凡凡
关注
  • 1
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
单端口和双端口的优势_单端口SRAM与双端口SRAM电路结构
weixin_39897070的博客
12-21 767
SRAM是随机存取存储器的一种。所谓的静态是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。SRAM不需要刷新电路即能保存它内部存储的数据,因此SRAM具有较高的性能.宇芯电子专注提供SRAM芯片,国产SRAM,进口SRAM(ISSI、VTI、JSC、)SRAM的速度快但价格相对昂贵，一般用小容量的SRAM作为更高速CPU和较低速DRAM 之间的缓存(cache).SRAM也有许多种，如A...
09 SRAM入门级介绍——数字ic设计
qq_40677883的博客
02-10 1887
SRAM入门级介绍——数字ic设计
按用途分类的SRAM
NETSOL的博客
07-07 1667
嵌入式静态随机存取存储器（SRAM）是现代SoC中的重要组成部分；伴随着工艺前进的脚步，对于SRAM的研究也从未终止过。其中双端口SRAM可以为系统提供更高的通信效率和并行性，随着系统吞吐率的提升应用也越来越广泛。 从用途来看SRAM可以分为独立式SRAM和嵌入式SRAM（e-SRAM），其中独立式SRAM主要应用在板级电路中，而集成到芯片中的则称为嵌入式SRAM；上述中的Cache便属于嵌入式SRAM。 从读写端口的个数看，SRAM主要可分为单端口SRAM、两端口SRAM（2P-SRAM）和双端口SRAM
嵌入式常见存储器
最新发布
m0_74976404的博客
04-27 1117
阅读引言： 在看一款芯片的数据手册的时候， 无意间翻到了它的启动模式(Boot Mode), 发现这种这么多种ROM， 所以就写下了这篇文章。
物奇5007crash问题dump、栈回溯的四种定位方法
里昂的博客
09-01 359
物奇属于RISC-V架构(chapter1_riscv.md · 华中科技大学操作系统团队/pke-doc - Gitee.com)，在遇到crash问题时，系统内部会对内存进行相关的保护和检测，当发现异常时会主动调用 IOT_ASSERT，通常会产生相关的 log 文件， 如： ***.c:xxx Asserted!出现异常时的现场 dump 记录，将通用的 32 个 CPU 寄存器 dump 输出。回栈信息记录。出现异常时的堆栈信息以及调用函数地址。
服务器多端口提高性能,双端口SRAM如何提高系统的整体性能
weixin_31978735的博客
07-31 662
SRAM 以其高速、静态的优点广泛应用于各种数字设备中，多被用作不同部件之间的缓冲，尤其在计算机体系架构中扮演着重要的角色，即嵌入到CPU 内部的高速缓存(Cache)。计算机的处理速度在高速增长，为了提供足够的数据缓存能力，随着集成电路制造工艺的发展，嵌入式的存储单元的面积也在以约0.5 倍每代的速度减小，在45 nm 工艺节点嵌入式SRAM 的密度已可以达到150 Mb/cm2。双端口SRAM...
STM32入门与学习笔记 20181125
11-25
STM32是一款基于ARM Cortex-M内核的微控制器，由意法半导体（STMicroelectronics）生产，广泛应用在...《STM32入门与学习笔记.pdf》应包含了上述知识点的详细讲解，建议读者结合实际操作，逐步提高STM32开发技能。
AVR单片机一些学习笔记
08-20
在学习AVR单片机时，需要了解其架构、寄存器、指令集、interrupt机制、存储器结构等方面的知识。 AVR单片机的架构特点： 1. RISC架构：AVR单片机采用RISC架构，具有流水线操作指令，速度快于CISC架构的8051单片机...
K64学习笔记
10-07
【飞思卡尔K64学习笔记】 飞思卡尔K64系列微控制器是基于ARM Cortex-M4内核的高性能MCU，广泛应用于工业控制、物联网设备、嵌入式系统等领域。这款芯片以其强大的处理能力、丰富的外设接口以及低功耗特性而受到...
菜鸟的ARM学习笔记proteus仿真
01-16
【ARM学习基础】 在开始ARM的学习之前，需要具备一定的基础知识，包括： 1. 熟悉前辈们的经验分享，可以从论坛或...对于ARM的学习，理论与实践相结合是关键，不断练习和探索才能更好地掌握这个强大的微处理器体系。
双端口SRAM的写操作
11-14
图表示了双端口SRAM写操作的波形，从图形可知，也是同异步SRAM相同的操作。在该示例中，OE仍然无效，先确定R／W信号后，通过CE信号进行写入操作。图中CE0、CE1虽然同时发生变化，但也可以其中一个信号保持有效，另一个信号有效或者无效都行，可以在无效的时序中进行写人操作。 图  双端口SRAM的写周期 　　首先让CE有效，然后通过R／W进行写入的方法当然也是可以的，在这种情况下，是在R/W的上升沿进行写入操作的。 　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）  来源:ks99
ARM学习笔记.zip
12-21
在ARM系统中，理解内存层次结构（如L1、L2缓存、SRAM和DRAM）和MMU（内存管理单元）的功能是必要的。MMU可以实现虚拟地址到物理地址的映射，提供内存保护和分页机制，这对于多任务和安全性至关重耍。 六、外设接口 ...
对SRAM的三种层次的认识
启芯硬件的博客
03-08 2041
先说静态随机存储器，它是利用如D触发器的结构来完成数据的读取与写入的，资料的写入不需要刷新动作，这样不需要刷新动作的就成为静态。动态就是指利用电容的充放电来实现资料的写入与读取动作，因为电容会慢慢放电，如果放电到阈值以下，数据可能就会丢失了，因此需要每隔一段时间来做刷新的动作，以保持资料的完整性。对单元的存取通过字线WL(Word Line)使能，字线WL为高电平时传输管导通，使存储单元的内容传递到位线BL(Bit Line)，单元信息的反信号传递到位线BL#，外围电路通过BL和BL#读取信息。
Linux驱动开发（硬件基础知识）——存储器
m0_56145255的博客
03-13 2781
文章目录前言非易失性存储器ROMFLASHNOR Flash公共闪存接口（CFI）NAND FlashIDE掉电丢失数据存储器静态RAM（SRAM）动态RAM（DRAM）特定RAMDPRAM：双端口RAMCAM：内容寻址RAMFIFO：先进先出队列存储器分类总图 前言 存储器主要可分类为只读存储器（ROM）、闪存（Flash）、随机存取存储器（RAM）、光/磁盘介质存储器。 也可按掉电后是否消失，分为掉电丢失数据存储器和非易失性存储器 下面我们先是否丢失数据，再针对其特性进行分析。 非易失性存储器 就是说
数字IC设计——SRAM的Verilog语言实现（三）（双端口SRAM）
热门推荐
用心记录每天的学习，提升自己，虽然有的很基础但真的很重要！
10-23 1万+
数字IC设计——SRAM的Verilog语言实现（三）（双端口SRAM） 在FPGA设计中，经常会用到RAM。 1)用Verilog实现一个同步双端口sram，深度16，位宽8bit。A口读出，B口写入。支持片选，读写请求，要求代码可综合。 2)用Verilog实现一个异步双端口sram，深度16，位宽8bit。A口读出，B口写入。支持片选，读写请求，要求代码可综合。 3)用Verilog实现一个同步双端口sram，深度16，位宽8bit。A口可读可写，B口可读可写。支持片选，读写请求，要求代码可综合。
【SRAM控制流程】
sunkele_的博客
06-30 1281
学习SRAM的大致控制流程，描述不够详细，只为记录所学
SOC设计之APB接口的简易SRAM
Pls Saynanana
07-02 2554
module apb_sram #( parameter DATA_WIDTH=5'd16, parameter DATA_DEPTH=3'd5, parameter ADDR_WIDTH=7'd32 ) ( input PCLK, input PSEL, input PWRITE, input [DATA_WIDTH-1:0] PWRDATA, input [ADDR_WIDTH-1:0] PADDR, input SRAM_Rstn, output CEN, output reg [.
单口RAM、双口RAM、FIFO
weixin_30437337的博客
08-14 964
单口与双口的区别在于，单口只有一组数据线与地址线，因此读写不能同时进行。而双口有两组数据线与地址线，读写可同时进行。FIFO读写可同时进行，可以看作是双口。 双口RAM分伪双口RAM（Xilinx称为Simple two-dual RAM）与双口RAM（Xilinx称为true two-dual RAM）。伪双口RAM，一个端口只读，另一个端口只写；而双口RAM两个端口都可以读写。 F...
基于ahb总线的sram控制器的设计与优化
05-01
随着计算机系统的发展，内存的速度成为了系统性能的瓶颈之一。为了解决这一问题，SRAM（静态随机存储器）成为了一种常用的内存类型，而AHB（高级高速总线）是一种快速的总线协议。基于AHB的SRAM控制器的设计与优化可以显著提高系统性能。 SRAM控制器的任务是管理SRAM芯片的读写操作。基于AHB的SRAM控制器可以通过总线传输协议来与其他设备进行通信，从而实现高速数据传输。其中，读取操作需要首先将地址和请求发送到SRAM中，然后等待SRAM返回数据。在这个过程中，控制器需要使用适当的寻址算法来定位存储位置，并根据SRAM的工作原理优化读取周期。 在设计和优化基于AHB的SRAM控制器时，需要考虑以下几个关键因素： 第一，SRAM内部结构的特点。SRAM的读取速度非常快，但它的存储密度相对较低，且需要专用硬件实现。因此，控制器需要在寻址和数据访问方面操作SRAM的内部结构。 第二，总线带宽。为了充分利用AHB总线的高速性能，控制器应使用适当的调度算法和数据传输协议，以充分利用总线带宽。 第三，芯片时序。SRAM芯片的时序和时延对读写操作的速度有重要影响。控制器应根据SRAM芯片的特性和内部结构来优化时序和时延参数。 综上所述，基于AHB的SRAM控制器的设计和优化是一项复杂且重要的任务，它需要结合SRAM芯片的特性、总线带宽和时序参数进行考虑，以充分利用系统性能。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

勇敢凡凡

xixixi

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值