AXI基础学习

文章来源：https://zhuanlan.zhihu.com/p/390771213
AXI协议学习
一、
1、AXI 表示 Advanced eXtensible Interface（高级可扩展接口），它是由 Arm 定义的接口协议，包含在“高级微控制器总线架构 AMBA”标准中
2、AXI4接口（AMBA 4.0）分3种类型：
AXI4（AXI4-Full）：用于满足高性能存储器映射需求
AXI4-Lite：用于简单的低吞吐量存储器映射通信
AXI4-Stream:用于高速数据流传输
3、AXI读写通道
AXI 协议定义了5条通道：
其中2条用于读取传输事务：读地址；读数据
另外3条用于写入传输事务：写地址，写数据，写响应

任一通道上发射的每一条数据都被称为一次传输(transfer),当valid和ready信号均处于高位并且时钟存在上升沿时，就会发生传输，

4、AXI读取传输事务
AXI读传输事务需要在2条读取通道上发生多次传输
首先，地址读通道（Address Read Channel） 从主接口（Master）发送到从接口（Slave），以便设置地址和部分控制信号
然后，此地址的数据通过读数据通道（Read data channel）从 从接口发射到主接口
注意：每个地址可发生多次数据传输，此类型的传输事务称为突发（burst）

5、AXI写入传输事务
AXI写入传输事务需要在3条读取通道上存在多次传输
首先，写地址通道（Address Write Channel）从主接口发送到从接口，以便设置地址和部分控制信号
然后，此地址的数据通过写数据通道（Write data chanenl） 从主接口发射到从接口
最后，写入响应通过写响应通道（write response channel） 从从接口发送到主接口，以指示传输是否成功

写响应通道（write response channel） 上可能的响应值包括：
OKAY（0b00） ：正常访问成功。表示已成功完成正常访问
EXOKAY（0b01）:专属访问成功
SLVERR（0b10）：从接口错误，已成功访问从接口，但从接口希望向发送端主接口返回错误条件（例如，数据读取无效）
DECERR（0b11）：解码器错误，通常由互联组件生成，用于指示传输事务地址处没有任何从接口
6、AXI4接口要求
当VALID（AxVALID/xVALID）信号断言有效时，它必须保持处于已断言有效状态直至从接口断言AxREADY/xREADY有效后出现上升时钟沿为止
发送信息的AXI接口的VALID信号不得从属于接收该信息的AXI接口的READY信号，但是READY信号的状态可从属于VALID信号
写响应必须始终位于所属的写入传输事务中最后一次写入传输后
读数据必须始终位于数据相关的地址之后
从接口必须等待断言ARVALID和ARREADY有效后，才能断言RVALID有效以指示该有效数据可用

二、
1、第一，AXI协议是一个点对点的传输协议。总线两端发起读写事务的一端称为主设备，响应事务的一端是从设备。点对点传输意味着本条总线只能用于两个设备间通信，那如果主设备想访问多个从设备该怎么办，这就需要AXI总线中一个重要的设备：中央互联（Interconnect）。一般来说，系统中的电路结构如下图所示：

中央互联提供了设备间一对多，多对多的访问能力。可以把它理解为AXI总线版的路由器

2、第二，AXI协议是一个读写通道分离的总线协议，AXI协议的读写分离不仅仅是数据总线是分离的，地址和控制总线也是分离的。这样的特性导致我们可以在总线上全双工的读写数据，提高总线带宽。而且AXI通道分离的特性也意味着，通道之前几乎没有任何关系（注意是几乎没有，后面会重点了这个话题），怎么理解？例如，写事务并不一定非要等地址和控制信号发送以后再发送写数据，AXI允许先发送写数据再发送写地址和写控制；AXI也允许先发送多个写地址和写控制，再慢慢发送写数据，而不是一次地址一次数据这样的传统总线模式。

3、第三，掌握AXI的通道握手机制。握手机制可谓是AXI总线的精髓所在，AXI总线的各通道都会有一对握手信号：Valid信号和Ready信号，只有在两个信号都有效时，通道数据才开始传输。这样的设计导致AXI总线上的主从设备都可以随时根据自身情况开启或中断通道的数据传输，即所谓的双向流控机制。